半导体集成电路装置的制作方法

本公开涉及一种包括标准单元的半导体集成电路装置。

背景技术：

1、作为将半导体集成电路形成在半导体衬底上的方法，已知有标准单元方式。标准单元方式是指：通过事先将具有特定逻辑功能的基本单元(例如反相器、锁存器、触发器、全加器等)作为标准单元准备好，将多个标准单元布置在半导体衬底上，再用布线将这些标准单元连接起来，来设计lsi(大规模集成电路)芯片。

2、为了实现半导体集成电路装置的高度集成化，提出了以下技术方案：在标准单元中使用设置于埋入式布线(buried interconnect)层的电源布线即埋入式电源布线(bpr：buri ed power rail)，而不使用像现有那样的设置在形成于晶体管的上层的金属布线层的电源布线。

3、在专利文献1中公开了以下结构：在由标准单元构成的块中，由埋入式电源布线构成电源布线，将晶体管的源极与该埋入式电源布线连接起来，进而将它们与设置于上层布线层的电源布线连接起来。

4、专利文献1：美国专利申请公开第2019/0080969号说明书(图1e)

技术实现思路

1、-发明要解决的技术问题-

2、埋入式电源布线是将电源布线埋入衬底中而形成的，所以不能在有晶体管的源极、漏极以及沟道存在的区域形成埋入式电源布线。另一方面，埋入式电源布线必须具备充分的对晶体管电流供给能力。此外，有时，为了抑制制造偏差，微细工艺中的鳍式fet(fieldeffect transi stor：场效应晶体管)、纳米片fet等晶体管的尺寸或布置位置会受到限制。

3、本公开的目的在于：在使用埋入式电源布线的半导体集成电路装置中，在不妨碍有规律地布置鳍式fet的情况下，便能够布置具有充分的布线宽度的埋入式电源布线。

4、-用于解决技术问题的技术方案-

5、在本公开的各方面以一种半导体集成电路装置为对象，该半导体集成电路装置包括具有鳍式fet(field effect transistor)的多个标准单元，构成所述鳍式场效应晶体管的多个鳍分别沿第一方向延伸，并且布置于在第二方向上等间距分布的假想网格线上，该第二方向垂直于所述第一方向，多个所述标准单元包括第一标准单元和第二标准单元，该第二标准单元在所述第二方向上的尺寸比所述第一标准单元在所述第二方向上的尺寸大，所述第一标准单元包括沿所述第一方向延伸的第一埋入式电源布线，所述第二标准单元包括第二埋入式电源布线，该第二埋入式电源布线沿所述第一方向延伸，该第二埋入式电源布线在所述第二方向上的尺寸比所述第一埋入式电源布线在所述第二方向上的尺寸大，所述第一埋入式电源布线及所述第二埋入式电源布线在所述第二方向上的中央的位置位于所述假想网格线上，或者，相邻的所述假想网格线之间的中央位置上。

6、根据上述方面，在半导体集成电路装置中，构成鳍式fet的多个鳍沿第一方向延伸，并且布置于在第二方向上等间距分布的假想网格线上。第一标准单元及第二标准单元包括埋入式电源布线，在第二方向上的尺寸较大的第二标准单元包括在第二方向上的尺寸较大的埋入式电源布线。由此而能够充分地得到对鳍式fet的电流供给能力。并且，第一标准单元及第二标准单元所包括的埋入式电源布线在第二方向上的中央位置位于假想网格线上，或者，相邻的假想网格线之间的中央位置上。这样一来，在不妨碍有规律地布置鳍式fet的情况下，便能够布置具有充分的布线宽度的埋入式电源布线。

7、-发明的效果-

8、根据本公开，在半导体集成电路装置中，在不妨碍有规律地布置鳍式fet的情况下，便能够布置具有充分的布线宽度的埋入式电源布线。

技术特征：

1.一种半导体集成电路装置，其包括具有鳍式场效应晶体管的多个标准单元，其特征在于：

2.根据权利要求1所述的半导体集成电路装置，其特征在于：

3.根据权利要求1所述的半导体集成电路装置，其特征在于：

4.根据权利要求1所述的半导体集成电路装置，其特征在于：

5.根据权利要求1所述的半导体集成电路装置，其特征在于：

6.根据权利要求5所述的半导体集成电路装置，其特征在于：

7.根据权利要求5所述的半导体集成电路装置，其特征在于：

技术总结
半导体集成电路装置包括具有鳍式FET的多个单元。构成鳍式FET的多个鳍(21A、21B、22A、22B)沿X方向延伸，并且布置于在Y方向上等间距分布的假想网格线(GL)上。单元包括埋入式电源布线(11A、11B、12A、12B)。Y方向上的尺寸较大的单元包括宽度较大的埋入式电源布线(11B、12B)。埋入式电源布线(11A、11B、12A、12B)在Y方向上的中央位置位于假想网格线(GL)上，或者，位于相邻的假想网格线之间的中央位置上。

技术研发人员：小室秀幸
受保护的技术使用者：株式会社索思未来
技术研发日：
技术公布日：2024/1/15