本发明的实施方式总体涉及用于小金属特征的原子层蚀刻的方法。
背景技术:
1、减小集成电路(integrated circuit;ic)的尺寸产生改良的性能,增加的容量,及/或降低的成本。每一尺寸减小都需要更复杂的技术来形成ic。例如,缩小晶体管尺寸允许在芯片上并入增加数目的存储器或逻辑装置,带来制造具有增加容量的产品。然而,对更大容量的驱动并非没有问题。优化每一装置的性能的需要变得日益复杂。在ic的制造中,随着装置尺寸持续缩小,多栅极晶体管已变得更加流行。用于蚀刻经缩小的金属互连的传统蚀刻方法具有侵蚀性且难以控制。
2、因此,需要在不蚀刻周围材料的情况下精确控制具有小尺寸金属特征的装置的蚀刻。
技术实现思路
1、本公开内容的实施方式总体涉及用于蚀刻材料的方法。在一或多个实施方式中,基板定位于工艺腔室的处理容积中,其中基板包括设置于基板上的金属钌层。金属钌层暴露于氧等离子体,以在金属钌层上产生固态氧化钌和在工艺容积内产生气态氧化钌。固态氧化钌暴露于二次等离子体以将固态氧化钌转换为金属钌或氯氧化钌化合物。金属钌在金属钌层上呈固体状态,或者氯氧化钌化合物在工艺容积内呈气体状态。
2、在其他实施方式中,提供一种蚀刻材料的方法。所述方法包括将基板定位在工艺腔室的工艺容积中。基板包括层,所述层具有设置于所述基板上的金属特征及介电材料。所述层暴露于第一等离子体以在金属特征上产生固态含金属化合物。第一等离子体包括氧化剂、氯化剂,或上述两者的组合。固态含金属化合物于二次等离子体以从金属特征移除固态含金属化合物。金属特征以对金属特征相对于介电材料的大于20:1的选择性被选择性蚀刻。
3、在一些实施方式中,提供一种蚀刻材料的方法。所述方法包括将基板定位在工艺腔室的工艺容积中。所述基板包括设置于所述基板上的金属层。金属层包括金属钨或金属钼。金属层暴露于第一等离子体以在金属层上产生固态含金属化合物。第一等离子体包括氧化剂、氯化剂,或上述两者的组合。固态含金属化合物经暴露于二次等离子体以从金属层移除固态含金属化合物。
1.一种用于蚀刻材料的方法,包含以下步骤:
2.如权利要求1所述的方法,进一步包含以下步骤:从所述工艺容积移除所述气态氧化钌。
3.如权利要求1所述的方法,进一步包含以下步骤:从所述工艺容积移除所述氯氧化钌化合物。
4.如权利要求1所述的方法,其中所述固态氧化钌包含二氧化钌且所述气态氧化钌包含四氧化钌。
5.如权利要求1所述的方法,进一步包含以下步骤:顺序地重复将所述金属钌层暴露于所述氧等离子体和将所述固态氧化钌暴露于所述二次等离子体以减小所述金属钌层的厚度。
6.如权利要求5所述的方法,其中所述金属钌层的所述厚度在暴露于所述氧等离子体和所述二次等离子体的每个循环中减少约0.5nm至约2nm。
7.如权利要求1所述的方法,进一步包括以下步骤:暴露于所述氧等离子体达约3秒至约5秒。
8.如权利要求1所述的方法,其中所述二次等离子体包含还原剂,所述还原剂包含氢气(h2)。
9.如权利要求1所述的方法,其中所述二次等离子体包含氧化剂或氯化剂。
10.如权利要求9所述的方法,其中所述二次等离子体包含氯气(cl2)。
11.如权利要求1所述的方法,其中所述第一工艺气体进一步包含氮气。
12.如权利要求1所述的方法,进一步包含以下步骤:在将所述金属钌层暴露于氧等离子体和将所述固态氧化钌暴露于二次等离子体之间,用非反应性气体净化所述工艺容积,其中所述非反应性气体包含氦、氩、氮(n2)或上述项目的组合。
13.如权利要求1所述的方法,其中所述工艺容积维持在约3mtorr至约60mtorr的压力下,并且所述基板维持在约30℃至约40℃的基板温度下。
14.如权利要求1所述的方法,其中所述金属钌形成金属钌特征,所述金属钌特征具有5或更大的深宽比和小于20nm的至少一个尺寸。
15.一种蚀刻材料的方法,包含以下步骤:
16.如权利要求15所述的方法,其中所述第一等离子体进一步包含含氟气体,所述含氟气体包括三氟化氮(nf3),并且其中所述工艺容积维持在约3mtorr至约60mtorr的压力下。
17.如权利要求15所述的方法,进一步包含以下步骤:重复将所述层暴露于所述第一等离子体和将所述固态含金属化合物暴露于所述二次等离子体的工艺循环,其中这些工艺循环中的每个工艺循环从所述金属特征的至少一部分蚀刻约1nm的厚度。
18.如权利要求15所述的方法,其中所述介电材料选自由低k材料、可流动氧化物、超低k材料及上述项目的任何组合组成的群组。
19.一种蚀刻材料的方法,包含以下步骤:
20.如权利要求19所述的方法,其中所述金属层暴露于所述第一等离子体达约3秒至约5秒,并且所述固态含金属化合物暴露于所述二次等离子体达约3秒至约5秒。