半导体封装的制作方法

实施例涉及半导体封装。

背景技术：

1、高性能的电气/电子产品正在发展，因此，已经提出并研究了用于将大量封装附接到具有有限尺寸的衬底的技术。然而，典型的封装基于安装在其上的单个半导体芯片，由此在获得期望的性能方面存在限制。

2、典型的半导体封装具有其中设置有处理器芯片的处理器封装和附接有存储器芯片的存储器封装相互连接的形式。这种半导体封装的优点是，通过将处理器芯片和存储器芯片制造成一个集成封装而减小芯片安装面积并使高速信号能够短路径传送。

3、由于这些优点，如上所述的半导体封装被广泛应用于移动设备等。

4、另一方面，最近，由于诸如移动设备的电子设备的高规格和高带宽存储器(hbm)的采用，封装的尺寸正在增加。因此，主要使用包括中介层的半导体封装。此时，中介层由硅衬底组成。

5、然而，在诸如硅衬底的中介层的情况下，存在的问题是用于制造中介层的材料成本高，并且硅过孔电极(tsv)的形成复杂且成本高。

6、此外，常规地，包括硅基互连桥的衬底用作半导体封装。然而，在硅基互连桥的情况下，由于桥的硅材料和衬底的有机材料之间的cte(热膨胀系数)失配而存在可靠性问题，并且存在电源完整性特性劣化的问题。

技术实现思路

1、技术问题

2、实施例提供了一种具有新颖结构的电路板和包括该电路板的半导体封装。

3、另外，实施例提供了一种可以并排安装多个处理器芯片的电路板和包括该电路板的半导体封装。

4、另外，实施例提供了一种包括使用导线形成的贯通电极的电路板和包括该电路板的半导体封装。

5、实施例中要解决的技术问题不限于上述技术问题，本发明所属领域的普通技术人员将从以下描述中清楚地理解未提及的其它技术问题。

6、技术方案

7、根据实施例的半导体封装包括：第一绝缘层；第一电路图案，所述第一电路图案设置在所述第一绝缘层上并且包括第一焊盘；第一模制层，所述第一模制层设置在所述第一绝缘层的上表面；贯通电极，所述贯通电极包括设置在所述第一焊盘上并具有第一宽度的第一导电耦合部和设置在所述第一导电耦合部上并具有小于所述第一宽度的第二宽度的贯通部，所述贯通电极穿过所述第一模制层；以及第二导电耦合部，所述第二导电耦合部设置在所述贯通电极的所述贯通部上；其中，所述第一导电耦合部的所述第一宽度小于所述第二导电耦合部的第三宽度。

8、另外，所述贯通电极包括设置在所述第一导电耦合部和所述贯通部之间的加强部。

9、另外，所述加强部具有大于所述贯通部的所述第二宽度并且小于所述第一导电耦合部的所述第一宽度的第四宽度。

10、另外，所述加强部的宽度范围在所述贯通部的宽度的110％至150％之间。

11、另外，所述第一导电耦合部的上表面包括朝向所述第一焊盘凹陷的凹陷部，所述加强部的至少一部分设置在所述第一导电耦合部的所述凹陷部上。

12、另外，所述第一导电耦合部、所述加强部和所述贯通部设置有彼此相同的金属材料，所述第一导电耦合部的下表面与所述第一焊盘接触。

13、另外，从所述贯通电极的下表面到上表面的高度在50μm至200μm的范围内，所述贯通部的宽度在10μm至100μm的范围内。

14、另外，所述贯通电极的高度大于100μm，所述贯通部的宽度大于40μm。

15、另外，对应于所述贯通部相对于虚拟垂直线的倾斜角的平直度为10度或更小。

16、另外，半导体封装还包括：第二绝缘层，所述第二绝缘层设置在所述第一绝缘层的上表面并且包括在垂直方向上与所述第一焊盘的上表面重叠的开口；其中，所述贯通电极设置在所述第一焊盘的所述上表面，在垂直方向上与所述第二绝缘层的开口重叠。

17、另外，所述贯通电极的所述第一导电耦合部的所述第一宽度小于所述第二绝缘层的开口的宽度，所述第一模制层覆盖所述贯通电极的所述第一导电耦合部的至少一部分和所述加强部的至少一部分，并且填充所述第二绝缘层的开口的至少一部分。

18、另外，半导体封装还包括：第二电路图案，所述第二电路图案设置在所述第一绝缘层的下表面下方并且包括第二焊盘；第三绝缘层，所述第三绝缘层设置在所述第一绝缘层的下表面下方并且具有在垂直方向上与所述第二焊盘的下表面的至少一部分重叠的开口；以及第三导电耦合部，所述第三导电耦合部设置在所述第二焊盘的下表面下方，在垂直方向上与所述第三绝缘层的开口重叠；其中，所述第三导电耦合部的尺寸大于所述第一导电耦合部和所述第二导电耦合部的尺寸。

19、另外，半导体封装还包括：第三焊盘和第四焊盘，所述第三焊盘和所述第四焊盘设置在所述第一绝缘层的上表面并且在宽度方向上与所述第一焊盘间隔开；其中，所述第一模制层包括第一腔，所述第一腔在垂直方向上与所述第三焊盘的上表面的至少一部分和所述第四焊盘的上表面的至少一部分重叠；其中，第一芯片安装在所述第三焊盘上，在垂直方向上与所述第一腔重叠；其中，第二芯片安装在所述第四焊盘上，在垂直方向上与所述第一腔重叠；其中，第二模制层设置在所述第一腔中并且覆盖所述第一芯片和所述第二芯片。

20、另外，所述第一模制层和所述第二模制层包括不同的绝缘材料。

21、另外，所述第一芯片对应于中央处理器(cpu)，所述第二芯片对应于图形处理器(gpu)。

22、另外，所述第一绝缘层包括第二腔，所述第二腔在垂直方向上与所述第三焊盘的下表面的至少一部分和所述第四焊盘的下表面的至少一部分重叠；其中，第四导电耦合部设置在所述第三焊盘的下表面和所述第四焊盘的下表面，在垂直方向上与所述第二腔重叠；其中，桥接衬底设置在所述第二腔中并且通过所述第四导电耦合部连接到所述第一焊盘和所述第二焊盘；其中，所述桥接衬底连接所述第一芯片的连接到所述第一焊盘的至少一个端子和所述第二芯片的连接到所述第二焊盘的至少一个端子。

23、另外，所述第一焊盘的侧表面和下表面被所述第一绝缘层覆盖。

24、另外，所述第一绝缘层包括第一层和第二层，所述第一层包括含玻璃纤维的第一绝缘材料，所述第二层包括不同于所述第一绝缘材料的不含玻璃纤维的第二绝缘材料。

25、另外，所述第一层包括预浸料，所述第二层包括树脂覆铜(rcc)。

26、另外，半导体封装还包括：存储器衬底，所述存储器衬底设置在所述第二导电耦合部上；存储器芯片，所述存储器芯片安装在所述存储器衬底上；以及第三模制层，所述第三模制层设置在所述存储器衬底上并覆盖所述存储器芯片。

27、有益效果

28、实施例的电路板包括第一绝缘层和第二绝缘层。第一绝缘层包括预浸料，第二绝缘层包括rcc。实施例使包括预浸料的第一绝缘层的层数减到最少，并且通过使用包括rcc的多个第二绝缘层来构造电路板。因此，实施例可以通过使用第二绝缘层来减小电路板的总厚度，同时通过使用第一绝缘层来改善电路板的总翘曲特性。因此，实施例可以使电路板纤薄，并且进一步使半导体封装纤薄。

29、另外，实施例包括在第一绝缘层的上表面具有ets结构的第一电路图案。此外，第一电路图案包括其上安装有芯片的第一焊盘和第二焊盘。在这种情况下，第一焊盘和第二焊盘的上表面用作安装第一芯片和第二芯片的安装焊盘，第一焊盘和第二焊盘的下表面在垂直方向上与第一腔重叠，因此可以用作安装桥接衬底的端子焊盘。

30、因此，实施例可以通过使用单个焊盘布置芯片和桥接衬底两者来减小芯片和桥接衬底之间的信号传输距离，因此，可以使信号传输损耗减到最小。

31、另外，实施例允许第一电路图案具有ets结构，并且通过第一绝缘层的包括预浸料的部分来支撑第一电路图案。因此，可以解决当第一腔与第一焊盘和第二焊盘垂直重叠(例如，第一焊盘和第二焊盘通过第一腔暴露)时可能发生的第一焊盘和第二焊盘的物理可靠性问题，从而提高产品可靠性。

32、另外，尽管通常的半导体封装包括桥接衬底，但是桥接衬底以嵌入电路板中的状态设置。例如，传统半导体封装中的桥接衬底嵌入电路板中，因此具有绝缘层和电路图案设置在电路板上方和电路板下方的结构。然而，在这种结构的情况下，桥接衬底可能根据电路板的弯曲特性而弯曲，因此桥接衬底的可靠性劣化。例如，由于电路板的热膨胀系数和桥接衬底的热膨胀系数之间的差异，在桥接衬底中可能发生裂纹，因此，可能发生对包括在桥接衬底中的超细电路层的损坏。另一方面，实施例的桥接衬底可以设置在电路板的第一腔中并由第一模制层保护。此外，构成电路板的绝缘层或电路图案不设置在桥接衬底下方。因此，实施例可以在电路板的各种使用环境中，通过改善桥接衬底的弯曲特性来保持可靠性，从而改善第一处理器芯片和第二处理器芯片之间的通信性能。另外，实施例允许桥接衬底的至少一部分暴露于第一模制层的外部，因此从桥接衬底产生的热量可以容易地辐射到外部，从而增加桥接衬底的散热。此外，实施例可以提高桥接衬底的可靠性，从而提高通过桥接衬底连接的第一处理器芯片和第二处理器芯片之间的信号传输或电力传输的性能。

33、另外，实施例包括第二模制层和第三模制层，第二模制层包括第二腔同时保护电路板的上侧的贯通电极，第三模制层设置在第二模制层的第二腔中以模制芯片。另外，实施例中的第二模制层和第三模制层具有彼此不同的强度。因此，实施例通过形成不同材料的第二模制层和第三模制层，可以稳定地保护贯通电极和芯片。另外，在实施例中，由于在形成第二模制层的状态下进行电路板制造工艺，可以在安装桥接衬底时保护电路板不受损坏，并且进一步提高电路板和桥接衬底之间的连接可靠性。

34、另外，实施例中的贯通电极可以是通过接合金属线形成的线部分。为此，贯通电极可以包括第一导电耦合部、加强部和贯通部。在这种情况下，根据实施例的贯通电极包括对应于金属线的贯通部，因此可以减小贯通电极的宽度。因此，可以减小实施例中的多个贯通电极之间的间隔和节距，此外，可以减小电路板在水平方向上的宽度，因此可以提高电路板的集成度。

35、另外，实施例中的贯通电极包括第一导电耦合部，从而增加了第三焊盘和贯通部之间的接合力，此外，可以减少由第三焊盘的宽度和贯通部的宽度之间的差异引起的信号损失。例如，当贯通部直接设置在第三焊盘上时，第三焊盘和贯通部之间的接合力会减小，使得贯通部脱离第三焊盘。另外，当贯通部直接设置在第三焊盘上并且在第三焊盘和贯通部之间传送信号时，可能由于第三焊盘和贯通部之间的宽度的突然变化而发生信号损失。在这种情况下，实施例可以通过在第三焊盘和贯通部之间形成第一导电耦合部来解决上述问题，因此，可以提高电路板的电气可靠性和物理可靠性。

36、另外，实施例的贯通电极包括设置在第一导电耦合部和贯通部之间的加强部。加强部可以在第一导电耦合部上具有预定高度，并且可以具有比贯通部更大的宽度。因此，可以通过加强部稳定地支撑实施例的贯通部，从而可以提高贯通电极的平直度，因此可以提高贯通电极的电气可靠性。