本申请的实施例涉及半导体，更具体地，涉及集成电路器件及其制造方法。
背景技术：
1、半导体集成电路(ic)行业经历了指数级增长。ic材料和设计的技术进步产生了几代ic，每一代都比上一代具有更小且更复杂的电路。在ic演进期间，功能密度(即每芯片面积互连器件的数量)普遍增加，而几何尺寸(即可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供好处。这种按比例缩小也增加了处理和制造ic的复杂性。
技术实现思路
1、根据本申请的实施例的一个方面，提供了一种集成电路器件，包括：纳米结构的第一垂直堆叠件，位于衬底上方；纳米结构的第二垂直堆叠件，位于衬底上方；壁结构，位于第一垂直堆叠件和第二垂直堆叠件之间并且与第一垂直堆叠件和第二垂直堆叠件直接接触；栅极结构，环绕纳米结构的三个侧；以及源极/漏极区，位于纳米结构的第一垂直堆叠件旁边。
2、根据本申请的实施例的另一个方面，提供了一种集成电路器件，包括：多个纳米结构，位于衬底上方，纳米结构中的每个包括：上侧；下侧，与上侧相对；第一横向侧，面向第一横向方向；第二横向侧，与第一横向侧相对；第三横向侧，面向横向于第一横向方向的第二横向方向；和第四横向侧，与第三横向侧相对；栅极结构，在第一横向方向上延伸，栅极结构接触纳米结构中的每个的上侧、下侧和第一横向侧，栅极结构与纳米结构中的每个的第三横向侧和第四横向侧隔离；以及源极/漏极区，在多个纳米结构旁边，源极/漏极区在第一横向上具有不对称形状。
3、根据本申请的实施例的又一个方面，提供了一种制造集成电路器件的方法，包括：形成纳米结构的第一堆叠件、纳米结构的第二堆叠件和纳米结构的第三堆叠件，第一堆叠件、第二堆叠件和第三堆叠件彼此横向分离；在第一堆叠件和第二堆叠件之间形成壁结构；在第二堆叠件和第三堆叠件之间形成隔离区；形成与第一堆叠件接触的第一源极/漏极区，形成与第二堆叠件接触的第二源极/漏极区，以及形成与第三堆叠件接触的第三源极/漏极区；修整第一源极/漏极区和第二源极/漏极区的部分，部分相互面对并且垂直地重叠壁结构；以及在第一堆叠件、第二堆叠件和第三堆叠件上方形成栅极结构。
1.一种集成电路器件，包括：
2.根据权利要求1所述的集成电路器件，其中，所述壁结构包括：
3.根据权利要求2所述的集成电路器件，其中，所述芯介电层和所述衬垫介电层具有不同的蚀刻选择性。
4.根据权利要求3所述的集成电路器件，其中，所述芯介电层与所述衬垫介电层接触。
5.根据权利要求2所述的集成电路器件，其中，所述衬垫介电层具有与所述芯介电层基本上相同的蚀刻选择性，所述壁结构还包括：
6.根据权利要求2所述的集成电路器件，其中，所述衬垫介电层包括通过所述栅极结构彼此垂直分离的间隔件部分。
7.根据权利要求6所述的集成电路器件，其中，所述栅极结构包括：
8.根据权利要求1所述的集成电路器件，还包括：
9.一种集成电路器件，包括：
10.一种制造集成电路器件的方法，包括：