裸芯片、芯片和电子设备的制作方法

1.本技术涉及半导体器件技术领域，尤其涉及一种裸芯片、芯片和电子设备。


背景技术：

2.电子系统通常是指由电子元器件或部件组成，能够产生、传输、采集或处理电信号及信息的客观实体。随着信息化和智能化的深入发展，电子系统越来越广泛地应用到手机、 电脑以及汽车电子、工业控制等电子设备上。
3.电子系统中的核心部件则为芯片，芯片结构的稳定性决定了电子系统的稳定性。然而，在现有技术中，芯片的抗电离辐射能力较差，当在存在电离辐射的环境下使用芯片时，电离辐射容易与芯片的内部电子发生作用，使芯片出现运行故障，影响芯片的稳定性和可靠性。


技术实现要素：

4.本技术实施例提供一种裸芯片、芯片和电子设备，用于提高芯片的抗电离辐射能力。
5.为达到上述目的，本技术的实施例采用如下技术方案：第一方面，本技术实施例提供一种裸芯片，包括：衬底层、线路层、绝缘层和屏蔽层，线路层设置于衬底层的一侧表面；绝缘层设置于线路层的背离衬底层的一侧表面；屏蔽层设置于绝缘层的背离衬底层的一侧表面，屏蔽层用于屏蔽电离辐射。
6.本技术实施例中的裸芯片，通过在裸芯片的绝缘层的背离衬底层的一侧表面设置屏蔽层，可以通过屏蔽层屏蔽来自裸芯片外部的电离辐射，能够显著地提高裸芯片的抗电离辐射能力，进而能够提高包括该裸芯片的芯片的电离抗辐射能力。由此，一方面能保证芯片在存在电离辐射的恶劣环境下的正常运行，另一方面可以无需对芯片进行系统冗余设计，能够避免资源浪费，提高经济效益，再一方面，可以省略芯片的金属外壳结构，且可以无需对芯片的封装结构的材料进行改进，从而实现芯片小型化设计的同时，降低芯片的整体成本。
7.在第一方面的一种可能的实现方式中，屏蔽层包括第一膜层，铋元素（bi）或钛元素（ti）的化合物膜层。铋元素和钛元素的性质稳定，且能与x射线发生电子对效应，将第一膜层设置为包括铋元素（bi）或钛元素（ti）的化合物膜层，能通过第一膜层屏蔽x射线，降低裸芯片受到x射线等高能辐射的损害。
8.在第一方面的一种可能的实现方式中，第一膜层设置于绝缘层的背离衬底层的一侧表面。
9.在第一方面的一种可能的实现方式中，绝缘层的材料可以二氧化硅（sio2）、氮化铝（aln）或氮化镓（gan）。这样，可以提高第一膜层与绝缘层之间的匹配度，便于第一膜层的晶体材料在绝缘层的表面生长，从而便于在绝缘层的表面形成第一膜层，保证第一膜层与绝缘层之间的结合强度。
10.在第一方面的一种可能实现方式中，第一膜层可以为三氧化二铋（bi2o3）膜层或钛酸钡（batio3）膜层。bi2o3和 batio3 的物理化学性质稳定、价格低且来源广泛、容易获得。
11.在第一方面的一种可能的实现方式中，第一膜层的厚度t1大于或等于1μm且小于或等于3μm。示例性的，第一膜层的厚度t1可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证第一膜层对x射线屏蔽效果的同时，减小裸芯片的整体厚度，进而有利于减小芯片的整体厚度，实现芯片的小型化设计。
12.在第一方面的一种可能的实现方式中，第一膜层可以通过真空溅射、真空蒸镀等物理气相沉积法形成，或者第一膜层也可以通过化学气相沉积法形成在绝缘层的表面。工艺简单，加工方便。
13.在第一方面的一种可能的实现方式中，屏蔽层包括第二膜层，第二膜层为包括硼元素或锂元素的化合物膜层。硼元素和锂元素对中子具有较高的吸收截面，且吸收中子后，硼元素和锂元素产生的次级γ射线少，且硼元素和锂元素不会干扰裸芯片的运行。这样一来，通过将第二膜层设置为包括硼元素或锂元素的化合物膜层，能有效地屏蔽中子，降低中子等高能粒子对裸芯片的辐射影响，从而能提高裸芯片和包括该裸芯片的芯片抵抗电离辐射的能力。
14.在第一方面的一种可能的实现方式中，屏蔽层包括第二膜层，第二膜层为包括硼元素或锂元素的化合物膜层，第二膜层位于第一膜层的背离绝缘层的一侧，或者，第一膜层位于第二膜层的背离绝缘层的一侧。由此，本实施例中的屏蔽层不仅能抵抗x射线的高能辐射，还能抵抗中子等高能粒子的高能辐射，使得裸芯片能抵抗不同类型的电离辐射，进而能显著地提高裸芯片和芯片抵抗电离辐射的能力。
15.在第一方面的一种可能的实现方式中，第二膜层为氮化硼膜层或碳化硼膜层。bn和bc的物理化学性质稳定且来源广泛、容易获得。
16.在第一方面的一种可能的实现方式中，第二膜层的厚度t3大于或等于1μm且小于或等于3μm。示例性的，第二膜层的厚度t3可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证第二膜层对中子屏蔽效果的同时，减小裸芯片的整体厚度，进而有利于减小芯片的整体厚度，有利于实现芯片的小型化设计。
17.在第一方面的一种可能的实现方式中，屏蔽层还包括过渡层，所第一膜层与第二膜层分别固定连接于过渡层的相对两侧，过渡层的材料为二氧化硅、氮化铝或氮化镓。这样，可以使得过渡层与第一膜层、第二膜层均具有较好的匹配度，在加工过程中，不仅便于在第一膜层的背离绝缘层的表面形成过渡层，且便于在过渡层的背离第一膜层的表面形成第二膜层，能提高第一膜层与过渡层之间的连接可靠性，以及第二膜层与过渡层之间的连接可靠性，避免屏蔽层出现分层脱落现象，从而能提高屏蔽层的整体结构的稳定性和可靠性，保证屏蔽层屏蔽电离辐射的效果。
18.在第一方面的一种可能的实现方式中，屏蔽层包括第一复合材料层，第一复合材料层设置于第一膜层的背离绝缘层的一侧表面，第一复合材料层包括基体和第一纳米颗粒，第一纳米颗粒分散于基体中，第一纳米颗粒包括氮化硼纳米颗粒和碳化硼纳米颗粒中的至少一种。这样一来，可以通过第一复合材料层中的硼元素吸收中子，降低中子等高能粒子对裸芯片和芯片的辐射影响。由此，本实施例中的屏蔽层同样能同时抵抗x射线的高能辐
射以及中子等高能粒子的高能辐射，使得裸芯片能抵抗不同类型的电离辐射，进而能显著地提高裸芯片抵抗电离辐射的能力，进而能够提高芯片的抗电离辐射能力。此外，第一复合材料层设置于第一膜层的背离绝缘层的一侧表面，可以避免第一膜层外露，从而可以通过第一复合材料层对第一膜层进行防护，避免第一膜层受潮或者被腐蚀。
19.在第一方面的一种可能的实现方式中，屏蔽层包括第一复合材料层，第一复合材料层设置于第一膜层的背离绝缘层的一侧表面，第一复合材料层包括基体和第一纳米颗粒，第一纳米颗粒分散于基体中，第一纳米颗粒包括氮化硼纳米颗粒和碳化硼纳米颗粒中的至少一种。这样一来，可以通过第一复合材料层中的硼元素吸收中子，降低中子等高能粒子对裸芯片的辐射影响，进而能够提高芯片的抗电离辐射能力。
20.在第一方面的一种可能的实现方式中，基体的材料为高分子材料。这样一来，一方面便于第一纳米颗粒与基体混合，使得第一纳米颗粒分散于基体中；另一方面，不仅可以通过第一复合材料层中的硼元素吸收中子，还可以通过高分子材料中的氢原子与中子相互作用，降低中子的能量，达到衰减和慢化中子的目的，进而能进一步提高第一复合材料层对中子的屏蔽效果，降低中子等高能粒子对裸芯片的辐射影响，能进一步提高裸芯片抵抗电离辐射的能力，进而能进一步提高芯片抵抗电离辐射的能力。
21.在第一方面的一种可能的实现方式中，基体的材料可以包括但不限于聚酰亚胺、聚对苯二甲酸乙二醇酯、聚乙烯中的至少一种。
22.在第一方面的一种可能的实现方式中，裸芯片还包括表面防护层，表面防护层设置于屏蔽层的背离绝缘层的一侧表面。表面防护层可以遮蔽屏蔽层，避免屏蔽层外露，从而能够借助表面防护层对屏蔽层进行防护，避免屏蔽层被腐蚀或受潮。
23.在第一方面的一种可能的实现方式中，表面防护层为高分子材料层。示例性的，表面防护层的材料可以包括但不限于聚酰亚胺、聚对苯二甲酸乙二醇酯、聚乙烯等。高分子材料的性质稳定，耐腐蚀性能强，通过在屏蔽层上设置高分子材料层作为表面防护层，能通过表面防护层保护屏蔽层，避免屏蔽层被腐蚀，并且高分子材料层具有良好的机械性能，通过在屏蔽层上设置上述的表面防护层，还能提高裸芯片的整体抗冲击能力。此外，高分子材料中氢原子的含量较高，氢原子能与中子相互作用，降低中子能量，达到衰减和慢化中子的效果，进而能降低中子等高能粒子对裸芯片的辐射影响，进一步提高裸芯片抵抗电离辐射的能力，进而能进一步提高芯片抵抗电离辐射的能力。
24.在第一方面的一种可能的实现方式中，表面防护层的厚度t2大于或等于1μm且小于或等于3μm。示例性的，表面防护层的厚度t2可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证表面防护层防护效果的同时，减小裸芯片的整体厚度，进而有利于减小芯片的整体体积，有利于实现芯片的小型化设计。
25.在第一方面的一种可能的实现方式中，屏蔽层包括第二膜层，第二膜层位于绝缘层的背离衬底层的一侧，第二膜层为包括硼元素或锂元素的化合物膜层。
26.在第一方面的一种可能的实现方式中，屏蔽层包括第二复合材料层，第二复合材料层设置于第二膜层的背离绝缘层的一侧表面，第二复合材料层包括基体和第二纳米颗粒，第二纳米颗粒分散于基体中，第二纳米颗粒包括三氧化二铋纳米颗粒、钛酸钡纳米颗粒中的至少一种。这样一来，可以通过第二复合材料层中的铋元素或钛元素屏蔽x射线，降低x射线等高能粒子对裸芯片的辐射影响。由此，本实施例中的屏蔽层同样能同时抵抗x射线的
高能辐射以及中子等高能粒子的高能辐射，使得裸芯片能抵抗不同类型的电离辐射，进而能显著地提高裸芯片和芯片抵抗电离辐射的能力。此外，第二复合材料层设置与第二膜层的背离绝缘层的一侧表面，可以避免第二膜层外露，从而可以通过第二复合材料层对第二膜层进行防护，避免第二膜层受潮或者被腐蚀。
27.在第一方面的一种可能的实现方式中，屏蔽层包括第二复合材料层，第二复合材料层设置于绝缘层的背离衬底层的一侧表面。第二复合材料层包括基体和第二纳米颗粒，第二纳米颗粒分散于基体中，第二纳米颗粒包括三氧化二铋纳米颗粒、钛酸钡纳米颗粒中的至少一种。这样一来，可以通过第二复合材料层中的铋元素或钛元素屏蔽x射线，降低x射线等高能粒子对裸芯片的辐射影响，进而能提高芯片抵抗电离辐射的能力。
28.在第一方面的一种可能的实现方式中，屏蔽层包括第三复合材料层，第三复合材料层设置于绝缘层的背离衬底层的一侧，第三复合材料层包括基体、第一纳米颗粒和第二纳米颗粒，第一纳米颗粒、第二纳米颗粒分散于基体中，第一纳米颗粒包括氮化硼纳米颗粒和碳化硼纳米颗粒中的至少一种，第二纳米颗粒包括三氧化二铋纳米颗粒、钛酸钡纳米颗粒中的至少一种。由此，本实施例中的屏蔽层同样能同时抵抗x射线的高能辐射以及中子等高能粒子的高能辐射，使得裸芯片能抵抗不同类型的电离辐射，进而能显著地提高裸芯片抵抗电离辐射的能力，进而能提高芯片抵抗电离辐射的能力。且本实施例中的屏蔽层的结构简单，更加有利于减小屏蔽层的整体厚度，进而有利于减小芯片的整体体积，实现芯片的小型化设计。
29.在第一方面的一种可能的实现方式中，第一纳米颗粒的粒径小于或等于100nm。这样，一方面便于第一纳米颗粒与基体混合，有利于提高第一纳米颗粒在基体中的分散度，提高第一复合材料层的屏蔽效果，另一方面，可以保证第一复合材料层的表面平整度，避免第一纳米颗粒对裸芯片中的第一膜层等其他结构造成损伤。
30.在第一方面的一种可能的实现方式中，第一纳米颗粒的粒径大于或等于50nm。示例性的，第一纳米颗粒的粒径为100nm、95 nm、90 nm、85 nm、80 nm、75 nm、70 nm、65 nm、60nm、55nm、50nm等。
31.在第一方面的一种可能的实现方式中，第二纳米颗粒的粒径大于或等于50nm且小于或等于100nm。
32.在第一方面的一种可能的实现方式中，屏蔽层的厚度小于或等于10μm。示例性的，屏蔽层的厚度为10μm、9μm、8μm、7μm、6μm、5μm、4μm、3μm、2μm、1μm。这样，可以在保证屏蔽层的屏蔽效果的同时，减小裸芯片的整体厚度，进而有利于减小芯片的整体体积，有利于实现芯片的小型化设计。
33.第二方面，本技术实施例提供一种芯片，芯片包括封装基板、裸芯片和塑封体。裸芯片为上述任一技术方案中的裸芯片，裸芯片电连接于封装基板，塑封体设置于封装基板上，且塑封体包裹在裸芯片外。
34.第三方面，本技术实施例提供一种电子设备，包括电路板和芯片，芯片电连接于电路板，芯片为上述任一技术方案中的芯片。
35.在第三方面的一种可能的实现方式中，芯片通过封装基板与电路板电连接。
36.在第三方面的一种可能的实现方式中，电子设备包括：屏幕和背壳，屏幕包括透光盖板和显示屏，透光盖板与显示屏层叠设置；背壳包括背盖和边框。背盖位于显示屏远离透
光盖板的一侧，并与透光盖板、显示屏层叠设置。边框位于背盖与透光盖板之间，且边框固定于背盖上，透光盖板、背盖与边框围成电子设备的内部容纳空间，电路板设在该内部容纳空间内。
37.第四方面，本技术提供一种裸芯片的制备方法，包括：提供裸芯片坯件，裸芯片坯件包括衬底层、线路层和绝缘层，线路层设置于衬底层的一侧表面，绝缘层设置于线路层的背离衬底层的一侧表面；在绝缘层的背离衬底层的一侧表面形成屏蔽层。
38.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第一膜层。
39.在第四方面的一种可能的实现方式中，第一膜层采用物理气相沉积法或化学气相沉积法形成。
40.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第一膜层；在第一膜层的背离绝缘层的一侧表面形成过渡层；在过渡层的背离第一膜层的一侧表面形成第二膜层。
41.在第四方面的一种可能的实现方式中，第二膜层采用物理气相沉积法或化学气相沉积法形成。
42.在第四方面的一种可能的实现方式中，过渡层采用物理气相沉积法或化学气相沉积法形成。
43.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第二膜层。
44.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第二膜层；在第二膜层的背离绝缘层的一侧表面形成过渡层；在过渡层的背离第二膜层的一侧表面形成第一膜层。
45.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第一膜层；在第一膜层的背离绝缘层的一侧表面形成第一复合材料层。
46.在第四方面的一种可能的实现方式中，第一复合材料层涂覆在第一膜层的背离绝缘层的一侧表面。
47.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第二膜层；在第二膜层的背离绝缘层的一侧表面形成第二复合材料层。
48.在第四方面的一种可能的实现方式中，第二复合材料层涂覆在第二膜层的背离绝缘层的一侧表面。
49.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层包括：在绝缘层的背离衬底层的一侧表面形成第三复合材料层。
50.在第四方面的一种可能的实现方式中，第三复合材料层涂覆在绝缘层的背离衬底层的一侧表面。
51.在第四方面的一种可能的实现方式中，在绝缘层的背离衬底层的一侧表面形成屏蔽层后，还包括：在屏蔽层的背离绝缘层的一侧表面形成表面防护层。
52.在第四方面的一种可能的实现方式中，表面防护层涂覆在屏蔽层的背离绝缘层的
一侧表面。
53.第五方面，本技术实施例提供一种电子设备，包括电路板和裸芯片，裸芯片电连接于电路板，裸芯片为上述任一技术方案中的裸芯片。
54.其中，第二方面至第五方面中任一种设计方式所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。
附图说明
55.图1为本技术一些实施例提供的电子设备的立体图；图2为图1所示电子设备的爆炸图；图3为本技术一些实施例提供的芯片与电路板的装配示意图；图4为本技术一些实施例提供的裸芯片的结构示意图；图5为图4所示裸芯片的线路层的剖视图；图6为本技术另一些实施例提供的裸芯片的结构示意图；图7为本技术另一些实施例提供的裸芯片的结构示意图；图8为本技术又一些实施例提供的裸芯片的结构示意图；图9为本技术又一些实施例提供的裸芯片的结构示意图；图10为本技术又一些实施例提供的裸芯片的结构示意图；图11为本技术又一些实施例提供的裸芯片的结构示意图；图12为本技术又一些实施例提供的裸芯片的结构示意图；图13为本技术又一些实施例提供的裸芯片的结构示意图；图14为本技术又一些实施例提供的裸芯片的结构示意图；图15为本技术又一些实施例提供的裸芯片的结构示意图。
56.附图标记：100、电子设备；10、屏幕；11、透光盖板；12、显示屏；20、背壳；21、背盖；22、边框；23、中板；30、电路板组件；301、电路板；302、电子元器件；303、芯片；31、封装基板；32、裸芯片；32a、镂空结构；321、衬底层；322、线路层；3221、金属层；3222、介电层；323、绝缘层；324、屏蔽层；3241、第一膜层；3242、第二膜层；3243、过渡层；3244、第一复合材料层；3244a、基体；3244b、第一纳米颗粒；3245、第二复合材料层；3245b、第二纳米颗粒；3246、第三复合材料层；325、表面防护层；33、塑封体；40、电池。
具体实施方式
57.在本技术实施例中，术语“示例性的”或者“例如”等词用于表示作例子、例证或说明。本技术实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
58.在本技术实施例中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗
示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
59.在本技术实施例的描述中，术语“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a ,b ,或c中的至少一项(个)，可以表示：a ,b ,c ,a-b ,a-c ,b-c ,或a-b-c，其中a ,b ,c可以是单个，也可以是多个。
60.在本技术实施例的描述中，“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本技术中的字符“/”，一般表示前后关联对象是一种“或”的关系。
61.在本技术实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，“连接”可以是可拆卸地连接，也可以是不可拆卸地连接；可以是直接连接，也可以通过中间媒介间接连接。其中，“固定连接”是指彼此连接且连接后的相对位置关系不变。“转动连接”是指彼此连接且连接后能够相对转动。“滑动连接”是指彼此连接且连接后能够相对滑动。
62.本技术实施例中所提到的方位用语，例如，“内”、“外”、“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，因此，使用的方位用语是为了更好、更清楚地说明及理解本技术实施例，而不是指示或暗指所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术实施例的限制。
63.在本技术实施例的描述中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
64.本技术提供一种电子设备，该电子设备包括裸芯片。为了提高裸芯片的抗电离辐射能力，本技术中的电子设备，通过在裸芯片的外表面上设置屏蔽层，可以通过屏蔽层屏蔽来自裸芯片外部的电离辐射，能够显著地提高裸芯片的抗电离辐射能力，进而能够提高包括该裸芯片 的芯片的抗电离辐射能力，一方面能保证芯片在存在电离辐射的恶劣环境下的正常运行，另一方面可以无需对芯片进行系统冗余设计，能够避免资源浪费，提高经济效益，再一方面，有利于简化芯片的封装结构，从而能在降低芯片整体成本的同时，实现芯片的小型化设计。
65.本技术提供的电子设备可以为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品、通信电子产品等。其中，消费性电子产品如为手机（mobile phone）、平板电脑（pad）、笔记本电脑、电子阅读器、个人计算机（personal computer，pc）、个人数字助理（personal digital assistant，pda）、桌面显示器、智能穿戴产品（例如，智能手表、智能手环）、虚拟现实（virtual reality，vr）终端设备、增强现实（augmented reality，ar）终端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器（例如豆浆机、扫地机器人）等。车载式电子产品如为车载导航仪、车载高密度数字视频光盘（digital video disc，dvd）等。金融终端产品如为自动取款机（automated teller machine，atm）机、自助办理业务的终端等。通信电子产品如为服务器、存储器、基站等通信
设备。
66.本技术实施例对上述电子设备的具体形式不做特殊限制。以下实施例为了方便说明，均是以电子设备为手机为例进行举例说明。
67.请参阅图1和图2，图1为本技术一些实施例提供的电子设备100的立体图，图2为图1所示电子设备100的爆炸图。图1所示电子设备100是以平板手机为例进行的说明。可以理解的是，在其他实施例中，电子设备100也可以是可折叠手机。请参阅图1-图2，在此示例中，电子设备100包括屏幕10、背壳20、电路板组件30和电池40。
68.可以理解的是，图1和图2以及下文相关附图仅示意性的示出了电子设备100包括的一些部件，这些部件的实际形状、实际大小、实际位置和实际构造不受图1和图2以及下文各附图限定。此外，当电子设备100为一些其他形态的设备时，电子设备100也可以不包括屏幕10。
69.在图1所示实施例中，电子设备100呈矩形平板状。为了方便下文各实施例的描述，建立xyz坐标系。具体的，定义电子设备100的宽度方向为x轴方向，电子设备100的长度方向为y轴方向，电子设备100的厚度方向为z轴方向。
70.屏幕10用于显示图像、视频等。请参阅图2，屏幕10包括透光盖板11和显示屏12。透光盖板11与显示屏12层叠设置。透光盖板11主要用于对显示屏12起到保护以及防尘作用。
71.请参阅图2，背壳20包括背盖21和边框22。背盖21位于显示屏12的远离透光盖板11的一侧，并与透光盖板11、显示屏12层叠设置。边框22位于背盖21与透光盖板11之间，且边框22固定于背盖21上。透光盖板11固定于边框22上。透光盖板11、背盖21与边框22围成电子设备100的内部容纳空间。该内部容纳空间将显示屏12、电路板组件30、电池40等容纳在内。
72.在一些实施例中，请参阅图2，电子设备100还包括中板23。中板23固定于边框22的内表面一周。中板23用作电子设备100的结构“骨架”，电路板组件30、电池40等可以固定于该中板23上。
73.当电子设备100不包括中板23时，电路板组件30、电池40等可以固定于显示屏12朝向背盖21的表面，也可以固定于背盖21的内表面。
74.电池40用于向电子设备100内诸如显示屏12、电路板组件30等电子器件提供电量。一些实施例中，中板23朝向背盖21的表面设有电池安装槽，电池40安装于该电池安装槽内。
75.请参阅图2，电路板组件30包括电路板301和电子元器件302。电路板301可以为印刷电路板（printed circuit board，pcb）等。电路板301用于承载电子元器件302，并与电子元器件302完成信号交互。电子元器件302包括但不限于处理器（center processing unit，cpu）芯片、射频芯片、射频功率放大器（(power amplifier，pa）芯片、系统级芯片（system on a chip，soc）、电源管理芯片（power management integrated circuits，pmic）、存储芯片（例如高带宽存储器(high bandwidth memory，hbm)）、音频处理器芯片、触摸屏控制芯片、nand flash（闪存）、图像传感器芯片、充电保护芯片等芯片303、电阻、电容、电感、电位器、电子管、散热器、机电组件、连接器、半导体分立器件、传感器、电源、开关、微特电机、电子变压器、继电器、sim卡座等。
76.请参阅图3，图3为本技术一些实施例提供的芯片303与电路板301的装配示意图。在该实施例中，芯片303为封装芯片。具体的，芯片303包括封装基板31、裸芯片32和塑封体33。裸芯片32电连接于封装基板31，塑封体33设置在封装基板31上并包裹裸芯片32。芯片
303可以借助封装基板31与电路板301电连接。当然，芯片303与电路板301的装配方式并不限于此，在其他实施例中，芯片303也可以为裸芯片32，通过裸芯片32直接与电路板301电连接，本技术实施例对此不做限定。其中，封装芯片是指对裸芯片32进行封装形成后形成的封装结构。裸芯片32是指半导体器件制造完成后、封装之前的产品形式。
77.电子设备100的核心部件为芯片303，芯片303结构的稳定性决定了电子设备100的稳定性和可靠性。然而，在日常生活中，辐射无处不在。晒太阳、看电视、乘飞机、拍x光片、医院的ct、以及汽车站、机场、地铁场所安检仪x射线、宇宙空间中飘来的高能离子（例如中子等）均属于辐射。辐射可以分为电离辐射和非电离辐射两类。其中，电离辐射能够直接或间接地使物质电离（即原子或分子获得或失去电子而成为离子）。当芯片303在存在电离辐射的环境下使用时，电离辐射容易与芯片303中裸芯片32的内部电子发生作用，使芯片303出现运行故障，影响芯片303的稳定性和可靠性。
78.例如，存储芯片（flash）的基本单元（也即是晶体管）通常采用浮栅结构，通过浮栅捕获电子存储信息，当高能粒子与浮栅上的电子发生作用时，存在状态错误翻转可能，导致信息丢失，发生软失效。对于需要存储固件的寄存器来说，状态改变后，对系统将无法启动甚至发生硬失效。因此，提高裸芯片32对电离辐射的抵抗能力，可以显著减低此类客户端失效。
79.目前，nand闪存有三种主要类型：单层单元（slc）、多层单元(mlc)和三层单元(tlc)。顾名思义，在相同的单位面积上，tlc闪存比mlc闪存存储的数据更多，而mlc闪存又比slc闪存存储的数据多。当前主流的nand闪存已经从平面工艺过渡到为3d nand或v-nand(垂直nand)，基本的控制原理依然是浮栅的结构，每个新工艺技术都有助于降低电压和节点电容。然而，降低后的节点电容更容易使器件发生由电离辐射引起的比特故障。
80.相关技术中，为了提高芯片303的抗电离辐射能力、避免芯片303因电离辐射发生软失效，常用的解决方案包括算法纠错、封装屏蔽、系统冗余设计。其中，算法纠错是指通过复位或者重写操作对芯片303进行修复，将单粒子效应引起的错误逻辑进行纠正，从而达到抗电离辐射的目的。但是，在电离辐射较强的情况下，算法纠错容易失效。封装屏蔽主要是采用金属外壳或者对包裹在裸芯片32外的封装材料进行改进实现屏蔽辐射，达到抗电离辐射的目的。但是，封装屏蔽的方案会显著增加芯片303的整体体积，不利于小型化，成本也高。系统冗余设计就是进行软硬件系统重复备份，在航空航天系统采用较多，经济效益低，资源存在一定的浪费。
81.为了解决上述技术问题，本技术实施例提供一种裸芯片32。请参阅图4，图4为本技术一些实施例提供的裸芯片32的结构示意图。裸芯片32包括衬底层321、线路层322、绝缘层323和屏蔽层324。
82.衬底层321用于布置晶体管。衬底层321的材料包括但不限于硅（si）、锗（ge）、锗化硅（sige）、砷化镓（gaas）、氮化镓（gan）等。线路层322设置于衬底层321的有源面。
83.线路层322用于实现裸芯片32与外部电路的电连接。请参阅图5，图5为图4所示裸芯片32的线路层322的剖视图。线路层322可以包括多层间隔开设置的金属层3221。多层金属层3221构成芯片303的电路结构。相邻两层金属层3221之间具有一层介电层3222。介电层3222用于将线路层322中位于不同层的金属层3221间隔开。不同层的金属层3221可以采用金属化过孔（图未示出）实现电连接。构成介电层3222的材料例如可以包括半固化片、聚酰
亚胺（polyimide，pi）、聚苯并恶唑（polybenzoxazole，pbo）、双马来酰亚胺-三嗪树脂（bismaleimide triazine，bt）、陶瓷粉增强改性环氧树脂（ajinomoto build up film，abf）等中的至少一种。
84.绝缘层323设置于线路层322的背离衬底层321的一侧表面。绝缘层323用于保护线路层322，能起到防潮、防水、防腐蚀的作用。
85.屏蔽层324设置于绝缘层323的背离衬底层321的一侧表面。屏蔽层324用于屏蔽电离辐射。这样，能减小作用于裸芯片32晶体管上的电离辐射能量，从而能够提高裸芯片32抵抗电离辐射的能力，避免裸芯片32发生软失效，能够提高裸芯片32的可靠性和稳定性，进而能够提高芯片303的可靠性和稳定性。
86.这样一来，本技术实施例通过在裸芯片32的绝缘层323上设置屏蔽层324，可以通过屏蔽层324屏蔽来自裸芯片32外部的电离辐射，能够显著地提高裸芯片32的抗电离辐射能力，进而能够提高芯片303的抗电离辐射能力。由此，一方面能保证芯片303在存在电离辐射的恶劣环境下的正常运行，另一方面可以无需对芯片303进行系统冗余设计，能够避免资源浪费，提高经济效益，再一方面，可以省略芯片303的金属外壳结构，且可以无需对芯片303的封装结构的材料进行改进，从而能在实现芯片303小型化设计的同时，降低芯片303的整体成本。
87.在一些实施例中，屏蔽层324的厚度小于或等于10μm。示例性的，屏蔽层324的厚度为10μm、9μm、8μm、7μm、6μm、5μm、4μm、3μm、2μm、1μm。这样，可以在保证屏蔽层324的屏蔽效果的同时，减小裸芯片32的整体厚度，从而有利于减小芯片303的整体体积，有利于实现芯片303和电子设备100的小型化设计。其中，屏蔽层的厚度方向可以与电子设备的厚度方向平行。
88.下面对屏蔽层324的具体结构进行详细说明。
89.请参阅图4，本实施例中，裸芯片32的屏蔽层324包括第一膜层3241。第一膜层3241位于绝缘层323的背离衬底层321的一侧。具体的，第一膜层3241可以设置在绝缘层323的背离衬底层321的一侧表面。在一些实施例中，第一膜层3241为包括铋元素（bi）或钛元素（ti）的化合物膜层。铋元素和钛元素能与x射线发生电子对效应，且铋元素和钛元素不会干扰裸芯片32的运行，将第一膜层3241设置为包括铋元素（bi）或钛元素（ti）的化合物膜层，能通过第一膜层3241屏蔽x射线，降低裸芯片32受到x射线等高能辐射的损害，进而能避免裸芯片32出现软失效，提高裸芯片32的性能稳定性和可靠性，进而能够提高芯片303的性能稳定性和可靠性。
90.示例性的，第一膜层3241可以为三氧化二铋（bi2o3）膜层或钛酸钡（batio3）膜层。bi2o3和 batio3的物理化学性质稳定、价格低且来源广泛、容易获得。
91.具体的，在一些实施例中，第一膜层3241可以通过真空溅射、真空蒸镀等物理气相沉积法（physical vapor deposition，pvd）形成在绝缘层323的表面，或者第一膜层3241也可以通过化学气相沉积法（chemical vapor deposition，cvd）形成在绝缘层323的表面。工艺简单，加工方便。其中，物理气相沉积法是指在真空条件下采用物理方法将材料源(固体或液体)表面气化成气态原子或分子，或部分电离成离子，并通过低压气体(或等离子体)过程，在待沉积表面沉积具有某种特殊功能的薄膜的方法。化学气相沉积法主要是利用含有薄膜元素的一种或几种气相化合物或单质、在待沉积表面上进行化学反应生成薄膜的方
法。
92.这样，通过物理气相沉积法或化学气相沉积法将第一膜层3241形成在绝缘层323的表面上，可以省略用于连接绝缘层323与第一膜层3241之间的连接介质，一方面有利于减小屏蔽层324的整体厚度，从而有利于减小裸芯片32的整体体积，有利于实现芯片303的小型化设计；另一方面，可以提高绝缘层323与第一膜层3241之间的结合强度，避免第一膜层3241从绝缘层323上脱落，进而能够保证第一膜层3241的屏蔽效果。
93.在此基础上，为了便于在绝缘层323的表面形成第一膜层3241，保证第一膜层3241与绝缘层323之间的结合强度，绝缘层323的材料可以为二氧化硅（sio2）、氮化铝（aln）或氮化镓（gan）。例如，bi2o3 有四种主要的晶相，最常见的为稳态α单斜， c轴的晶格常数为5.71
å
，与sio2(5.5
å
)接近，失配低，因此bi2o3可以在《001》方向生长。由此，可以提高第一膜层3241与绝缘层323之间的匹配度，便于第一膜层3241在绝缘层323的表面生长。
94.在一些实施例中，请参阅图4，第一膜层3241的厚度t1大于或等于1μm且小于或等于3μm。示例性的，第一膜层3241的厚度t1可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证第一膜层3241对x射线屏蔽效果的同时，减小裸芯片32的整体厚度，有利于实现芯片303和电子设备100的小型化设计。
95.在一些实施例中，请继续参阅图4，裸芯片32还包括表面防护层325。表面防护层325位于屏蔽层324的背离绝缘层323的一侧。具体的，在该实施例中，表面防护层325设置在第一膜层3241的背离绝缘层323的一侧表面。表面防护层325可以遮蔽屏蔽层324，避免屏蔽层324外露，从而能够借助表面防护层325对屏蔽层324进行防护，避免屏蔽层324被腐蚀或受潮。
96.在一些实施例中，表面防护层325为高分子材料层。示例性的，表面防护层325的材料可以包括但不限于聚酰亚胺（polyimide，pi）、聚对苯二甲酸乙二醇酯（polyethylene terephthalate，pet）、聚乙烯（polyethylene，pe）等。高分子材料的性质稳定，且耐腐蚀性能强，通过在屏蔽层324上设置高分子材料层作为表面防护层325，能通过表面防护层325保护屏蔽层324，避免屏蔽层324被腐蚀。并且高分子材料具有良好的机械性能，通过在屏蔽层324上设置上述的表面防护层325，还能提高裸芯片32的整体抗冲击能力。此外，高分子材料中氢原子的含量较高，氢原子能与中子相互作用，降低中子能量，达到衰减和慢化中子的效果，进而能降低中子等高能粒子对裸芯片32的辐射影响，从而能进一步提高裸芯片32和芯片303抵抗电离辐射的能力。
97.请参阅图4，表面防护层325的厚度t2大于或等于1μm且小于或等于3μm。示例性的，表面防护层325的厚度t2可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证表面防护层325防护效果的同时，减小裸芯片32的整体厚度，有利于实现芯片303和电子设备100的小型化设计。
98.在一些实施例中，表面防护层325可以通过真空溅射、真空蒸镀等物理气相沉积、化学气相沉积、涂覆（例如喷涂、旋涂等）方法形成在屏蔽层324的背离绝缘层的一侧表面。工艺简单，加工方便。
99.可以理解的是，在其他实施例中，裸芯片32也可以不包括上述的表面防护层325。例如，请参阅图6，图6为本技术另一些实施例提供的裸芯片32的结构示意图。在图6所示的实施例中，裸芯片32上未设置上述的表面防护层325。
100.在另一些实施例中，请参阅图7，图7为本技术另一些实施例提供的裸芯片32的结构示意图。本实施例中的裸芯片32与图4所示实施例中的裸芯片32的不同之处在于，本实施例中裸芯片32的屏蔽层324除了包括第一膜层3241之外，包括第二膜层3242。
101.具体的，请参阅图7，第二膜层3242设置在第一膜层3241的背离绝缘层323的一侧。在一些实施例中，第二膜层3242为包括硼元素（b）或锂元素（li）的化合物膜层。硼元素和锂元素对中子具有较高的吸收截面，且吸收中子后，硼元素和锂元素产生的次级γ射线少，且硼元素和锂元素不会干扰裸芯片32的运行。这样一来，通过将第二膜层3242设置为包括硼元素或锂元素的化合物膜层，能有效地屏蔽中子，降低中子等高能粒子对裸芯片32的辐射影响，从而能进一步提高裸芯片32和芯片303抵抗电离辐射的能力。由此，本实施例中的屏蔽层324不仅能抵抗x射线的高能辐射，还能抵抗中子等高能粒子的高能辐射，使得裸芯片32能抵抗不同类型的电离辐射，进而能显著地提高裸芯片32和芯片303抵抗电离辐射的能力。
102.在一些实施例中，第二膜层3242可以为氮化硼（bn）膜层或碳化硼（bc）膜层。bn和bc的物理化学性质稳定且来源广泛、容易获得。具体的，第二膜层3242可以通过真空溅射、真空蒸镀等物理气相沉积法形成，或者第二膜层3242也可以通过化学气相沉积法形成。工艺简单，加工方便。
103.在一些实施例中，请参阅图7，第二膜层3242的厚度t3大于或等于1μm且小于或等于3μm。示例性的，第二膜层3242的厚度t3可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在保证第二膜层3242对中子屏蔽效果的同时，减小裸芯片32的整体厚度，有利于实现芯片303和电子设备100的小型化设计。
104.在此基础上，为了便于形成第二膜层3242，请继续参阅图7，屏蔽层324还包括过渡层3243，过渡层3243设置于第一膜层3241的背离绝缘层323的一侧表面，第二膜层3242设置于过渡层3243的背离第一膜层3241的一侧表面。过渡层3243的材料可以为二氧化硅（sio2）、氮化铝（aln）或氮化镓（gan）。过渡层3243可以通过真空溅射、真空蒸镀等物理气相沉积法形成，或者过渡层3243也可以通过化学气相沉积法形成。这样，可以使得过渡层3243与第一膜层3241、第二膜层3242均具有较好的匹配度，在加工过程中，不仅便于在第一膜层3241的背离绝缘层323的表面生成过渡层3243，且便于在过渡层3243的背离第一膜层3241的表面生成第二膜层3242，能提高第一膜层3241与过渡层3243之间的连接可靠性，以及第二膜层3242与过渡层3243之间的连接可靠性，避免屏蔽层324出现分层脱落现象，从而能提高屏蔽层324的整体结构的稳定性和可靠性，保证屏蔽层324屏蔽电离辐射的效果。
105.在一些实施例中，请参阅图7，过渡层3243的厚度t4大于或等于1μm且小于或等于3μm。示例性的，过渡层3243的厚度t4可以为1μm、1.5μm、2μm、2.5μm、3μm等。这样，可以在降低第二膜层3242的形成难度的同时，减小裸芯片32的整体厚度，有利于实现芯片303和电子设备100的小型化设计。
106.可以理解的是，在其他实施例中，裸芯片32也可以不包括上述的过渡层3243，在此情况下，第二膜层3242直接形成在第一膜层3241的背离绝缘层323的一侧表面。
107.在又一些实施例中，请参阅图8，图8为本技术又一些实施例提供的裸芯片32的结构示意图。本实施例中的裸芯片32与图7所示实施例中的裸芯片32的不同之处在于，图7所示实施例中，屏蔽层324中的第二膜层3242位于第一膜层3241的背离绝缘层323的一侧，而
本实施例中，屏蔽层324中的第一膜层3241位于第二膜层3242的背离绝缘层323的一侧。也即是，本实施例中，屏蔽层324的第一膜层3241和第二膜层3242的位置相对于图7所示实施例中的屏蔽层324进行了对调。
108.具体的，请参阅图8，屏蔽层324包括第一膜层3241、过渡层3243和第二膜层3242，第二膜层3242形成在绝缘层323的背离衬底层321的一侧表面，过渡层3243形成在第二膜层3242的背离绝缘层323的一侧表面，第一膜层3241形成在过渡层3243的背离第二膜层3242的一侧表面。这样，本实施例中的屏蔽层324同样能抵抗x射线的高能辐射，且能抵抗中子等高能粒子的高能辐射，使得裸芯片32能抵抗不同类型的电离辐射，进而能显著地提高裸芯片32和芯片303抵抗电离辐射的能力，能提高芯片303的性能稳定性和可靠性。
109.在又一些实施例中，请参阅图9，图9为本技术又一些实施例提供的裸芯片32的结构示意图。本实施例中的裸芯片32与图8所示实施例中的裸芯片32的不同之处在于，本实施例中的屏蔽层324仅包括第二膜层3242，而不包括第一膜层3241。这样，本实施例中的屏蔽层324能抵抗中子等高能粒子的高能辐射，同样能在一定程度上提高裸芯片32抵抗电离辐射的能力，进而能在一定程度上提高芯片303抵抗电离辐射的能力。
110.在又一些实施例中，请参阅图10，图10为本技术又一些实施例提供的裸芯片32的结构示意图。本实施例中裸芯片32的屏蔽层324包括第一膜层3241和第一复合材料层3244。第一膜层3241设置于绝缘层323的背离衬底层321的一侧表面，第一复合材料层3244设置于第一膜层3241的背离绝缘层323的一侧表面。其中，第一膜层3241为包括铋元素（bi）或钛元素（ti）的化合物膜层。第一膜层3241可以用于屏蔽x射线。第一膜层3241的具体材料、结构和制备方法可以与上述任一实施例中的第一膜层3241的具体材料、结构和制备方法相同，在此不再详细描述。
111.请参阅图10，第一复合材料层3244包括基体3244a和第一纳米颗粒3244b，第一纳米颗粒3244b分散于基体3244a中。第一纳米颗粒3244b包括氮化硼纳米颗粒和碳化硼纳米颗粒中的至少一种。可选的，第一纳米颗粒3244b均匀分散于基体3244a中。
112.这样一来，可以通过第一复合材料层3244中的硼元素吸收中子，降低中子等高能粒子对裸芯片32的辐射影响。由此，本实施例中的屏蔽层324同样能同时抵抗x射线的高能辐射以及中子等高能粒子的高能辐射，使得裸芯片32能抵抗不同类型的电离辐射，进而能显著地提高裸芯片32和芯片303抵抗电离辐射的能力。此外，第一复合材料层3244设置于第一膜层3241的背离绝缘层323的一侧表面，可以避免第一膜层3241外露，从而可以通过第一复合材料层3244对第一膜层3241进行防护，避免第一膜层3241受潮或者被腐蚀。
113.也即是，本实施例中的第一复合材料层3244可以起到上述表面防护层325的作用。因此，设置第一复合材料层3244后，可以省略上述实施例中的表面防护层325，能在提高裸芯片32抵抗电离辐射能力的同时，简化裸芯片32的结构。或者，在其他实施例中，也可以将上述任一实施例中的表面防护层325替换为第一复合材料层3244。
114.在一些实施例中，基体3244a的材料为高分子材料。示例性的，基体3244a的材料可以包括但不限于聚酰亚胺（polyimide，pi）、聚对苯二甲酸乙二醇酯（polyethylene terephthalate，pet）、聚乙烯（polyethylene，pe）中的至少一种。这样一来，一方面便于第一纳米颗粒3244b与基体3244a混合，使得第一纳米颗粒3244b分散于基体3244a中；另一方面，不仅可以通过第一复合材料层3244中的硼元素吸收中子，还可以通过高分子材料中的
氢原子与中子相互作用，降低中子的能量，达到衰减和慢化中子的目的，进而能进一步提高第一复合材料层3244对中子的屏蔽效果，降低中子等高能粒子对裸芯片32的辐射影响，能进一步提高裸芯片32抵抗电离辐射的能力，从而能进一步提高芯片303的抗电离辐射能力。
115.示例性的，第一纳米颗粒3244b与基体3244a的前驱体（例如聚酰亚胺的前驱体聚酰胺酸）可以通过搅拌或超声作用混合均匀形成第一复合材料，然后将第一复合材料通过旋涂、喷涂等涂覆工艺涂覆在第一膜层3241的背离绝缘层323的一侧表面，经高温处理后，可以在上述表面上形成第一复合材料层3244。工艺简单，加工方便，且无需在第一复合材料层3244与第一膜层3241中设置过渡层，能在保证屏蔽层324屏蔽效果的同时，简化屏蔽层324的结构和加工工序，有利于减小屏蔽层324的整体厚度，实现裸芯片32的小型化设计，且有利于降低裸芯片32加工成本，进而有利于实现芯片303的小型化设计，降低芯片303的加工成本。
116.在一些实施例中，第一纳米颗粒3244b的粒径小于或等于100nm。这样，一方面便于第一纳米颗粒3244b与基体3244a混合，有利于提高第一纳米颗粒3244b在基体3244a中的分散度，提高第一复合材料层3244的屏蔽效果，另一方面，可以保证第一复合材料层3244的表面平整度，避免第一纳米颗粒3244b对裸芯片32中的第一膜层3241、晶体管等其他结构造成损伤。
117.进一步的，为了降低第一纳米颗粒3244b的加工难度，第一纳米颗粒3244b的粒径大于或等于50nm。示例性的，第一纳米颗粒3244b的粒径为100nm、95 nm、90 nm、85 nm、80 nm、75 nm、70 nm、65 nm、60nm、55nm、50nm等。
118.在一些实施例中，请参阅图10，第一复合材料层3244的厚度t5大于或等于1μm且小于或等于5μm。示例性的，第一复合材料层3244的厚度t5可以为1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm等。这样，可以在保证第一复合材料层3244的屏蔽效果的同时，减小裸芯片32的整体厚度，有利于实现芯片303的小型化设计。
119.在又一些实施例中，请参阅图11，图11为本技术又一些实施例提供的裸芯片32的结构示意图。本实施例中裸芯片32的屏蔽层324包括第二膜层3242和第二复合材料层3245。第二膜层3242设置于绝缘层323的背离衬底层321的一侧表面，第二复合材料层3245设置于第二膜层3242的背离绝缘层323的一侧表面。其中，第二膜层3242为包括硼元素（b）或锂元素（li）的化合物膜层。第二膜层3242可以用于屏蔽中子。第二膜层3242的具体材料、结构和制备方法可以与上述任一实施例中的第二膜层3242的具体材料、结构和制备方法相同，在此不再详细描述。
120.请参阅图11，第二复合材料层3245包括基体3244a和第二纳米颗粒3245b，第二纳米颗粒3245b分散于基体3244a中。第二纳米颗粒3245b包括三氧化二铋纳米颗粒、钛酸钡纳米颗粒中的至少一种。可选的，第二纳米颗粒3245b均匀分散于基体3244a中。第二纳米颗粒3245b的粒径可以为大于或等于50nm且小于或等于100nm。
121.这样一来，可以通过第二复合材料层3245中的铋元素或钛元素屏蔽x射线，降低x射线等高能粒子对裸芯片32的辐射影响。由此，本实施例中的屏蔽层324同样能同时抵抗x射线的高能辐射以及中子等高能粒子的高能辐射，使得裸芯片32能抵抗不同类型的电离辐射，进而能显著地提高裸芯片32和芯片303抵抗电离辐射的能力。此外，第二复合材料层3245设置与第二膜层3242的背离绝缘层323的一侧表面，可以避免第二膜层3242外露，从而
可以通过第二复合材料层3245对第二膜层进行防护，避免第二膜层3242受潮或者被腐蚀。
122.也即是，本实施例中的第二复合材料层3245可以起到上述表面防护层325的作用。因此，设置第二复合材料层3245后，可以省略上述实施例中的表面防护层325，能在提高裸芯片32抵抗电离辐射能力的同时，简化裸芯片32的结构。或者，在其他实施例中，也可以将上述任一实施例中的表面防护层325替换为第二复合材料层3245。
123.本实施例中，第二复合材料层3245中基体3244a的材料可以与图10所示实施例中的第一复合材料层3244中基体3244a的材料相同，第二复合材料层3245的制备方法可以与第一复合材料层3244的制备方法相同，第二复合材料层3245的厚度可以与第一复合材料层3244的厚度相同，在此不再详细描述。
124.在又一些实施例中，屏蔽层324也可以仅包括第一复合材料层3244，或者屏蔽层324还可以仅包括第二复合材料层3245。例如，请参阅图12，图12为本技术又一些实施例提供的裸芯片32的结构示意图。在图12所示的实施例中，屏蔽层324包括第一复合材料层3244，第一复合材料层3244设置于绝缘层323的背离衬底层321的一侧表面。又如，请参阅图13，图13为本技术又一些实施例提供的裸芯片32的结构示意图。在图13所示的实施例中，屏蔽层324包括第二复合材料层3245，第二复合材料层3245设置于绝缘层323的背离衬底层321的一侧表面。这样，同样能在一定程度上提高裸芯片32抵抗电离辐射的能力，从而能在一定程度上提高芯片303抵抗电离辐射的能力。
125.在又一些实施例中，请参阅图14，图14为本技术又一些实施例提供的裸芯片32的结构示意图。本实施例中的屏蔽层324不再设置上述的第一膜层3241和第二膜层3242，而是设置一层包括基体3244a、第一纳米颗粒3244b和第二纳米颗粒3245b的第三复合材料层3246。
126.具体的，第三复合材料层3246设置在绝缘层323的背离衬底层321的一侧表面。第三复合材料层3246中的第一纳米颗粒3244b和第二纳米颗粒3245b分散于基体3244a中。第一纳米颗粒3244b的材料、粒径可以与上述实施例中的第一纳米颗粒3244b的材料、粒径相同，第二纳米颗粒3245b的材料、粒径可以与上述实施例中的第二纳米颗粒3245b的材料、粒径相同，基体3244a的材料可以与上述实施例中的基体3244a的材料相同，在此不再详细描述。
127.由此，本实施例中的屏蔽层324同样能同时抵抗x射线的高能辐射以及中子等高能粒子的高能辐射，使得裸芯片32能抵抗不同类型的电离辐射，进而能显著地提高裸芯片32和芯片303抵抗电离辐射的能力。且本实施例中的屏蔽层324的结构简单，更加有利于减小屏蔽层324的整体厚度，实现芯片303和电子设备100的小型化设计。
128.可以理解的是，本实施例中的第三复合材料层3246也可以应用于上述任一实施例中的裸芯片32，或者本实施例中的第三复合材料层3246可以替换上述实施例中的表面防护层325、第一复合材料层3244或第二复合材料层3245。
129.在上述任一实施例的基础上，为了便于实现裸芯片32与外部电路（例如封装基板31、电路板301等）的电连接，请参阅图15，图15为本技术又一些实施例提供的裸芯片的结构示意图。在裸芯片32上形成屏蔽层324，或者在芯片303上形成屏蔽层324以及表面防护层325后，可以对裸芯片32进行曝光
→
显影
→
刻蚀处理，以在裸芯片32上形成镂空结构32a，使得线路层322的部分电路结构外露。其中，上述曝光、显影、刻蚀的具体操作过程，已被本领
域的技术人员所熟知，在此不再详细描述。
130.本技术实施例中裸芯片32，通过设置屏蔽层324，能够显著地提高裸芯片32抵抗电离辐射的能力，避免出现软失效，能提高芯片303性能的稳定性和可靠性。当裸芯片32或包括上述裸芯片32的芯片303应用在电子设备100中时，可以保证电子设备100在存在电离辐射的恶劣环境的正常运行。
131.在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
132.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。