一种半导体器件及制造方法

本申请涉及半导体领域，特别涉及一种半导体器件及制造方法。

背景技术：

1、随着集成电路特征尺寸持续微缩，传统三栅或双栅的鳍式场效应晶体管(finfield-effect transistor，finfet)在3nm以下节点受到限制，而与主流后高k金属栅finfet工艺兼容的纳米环栅晶体管(gate-all-around field-effect transistor，gaa-fet)将是实现尺寸微缩的下一代关键结构，gaa-fet的沟道主要为堆叠纳米片(stackednanosheet)结构。

2、在现有技术中，gaa-fet中具有包围沟道的功函数层(wfl)，在工艺过程中，由于堆叠纳米片之间的空间限制，容易出现功函数层难以填充或者填充不均匀的现象，导致半导体器件阈值难以精确调控，影响器件性能。

技术实现思路

1、有鉴于此，本申请的目的在于提供一种半导体器件及制造方法，能够避免由于第二间隙的空间受限导致填充不均匀，甚至无法填充的情况，附着颗粒物在第二间隙中的填充效果更好，且能够实现多阈值集成，可以精确调控半导体器件阈值，提高器件性能。其具体方案如下：

2、第一方面，本申请提供了一种半导体器件的制造方法，包括：

3、提供衬底，所述衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，所述第一掺杂区域上设置有堆叠的多个第一半导体层，所述第二掺杂区域上设置有堆叠的多个第二半导体层，所述多个第一半导体层之间具有第一间隙，所述多个第二半导体层之间具有第二间隙；

4、在所述第一间隙中形成第一偶极子层，所述第一偶极子层包括依次包围所述第一半导体层的第一介质层和第二介质层，在所述第二间隙中形成依次包围所述第二半导体层的所述第一介质层、所述第二介质层和附着颗粒物；

5、在所述第二间隙中，对所述第一介质层、所述第二介质层和所述附着颗粒物进行退火处理，得到第二偶极子层，所述第二偶极子层包括依次包围所述第二半导体层的第三介质层和所述第二介质层；所述第二偶极子层和所述第一偶极子层的极性相反；

6、在所述第一间隙中和所述第二间隙中形成金属栅结构。

7、第二方面，本申请实施例还提供了一种半导体器件，包括：

8、衬底，所述衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，所述第一掺杂区域上设置有堆叠的多个第一半导体层，所述第二掺杂区域上设置有堆叠的多个第二半导体层；

9、在所述多个第一半导体层之间，具有依次包围所述第一半导体层的第一偶极子层和金属栅结构，在所述多个第二半导体层之间，具有依次包围所述第二半导体层的第二偶极子层和金属栅结构，所述第一偶极子层包括依次包围所述第一半导体层的第一介质层和第二介质层，所述第二偶极子层包括依次包围所述第二半导体层的第三介质层和所述第二介质层；所述第二偶极子层和所述第一偶极子层的极性相反。

10、本申请实施例提供了一种半导体器件及制造方法，半导体器件包括衬底，衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，第一掺杂区域上设置有堆叠的多个第一半导体层，多个第一半导体层之间具有第一间隙，第二掺杂区域上设置有堆叠的多个第二半导体层，多个第二半导体层之间具有第二间隙，在第一间隙中形成第一偶极子层，第一偶极子层包括依次包围第一半导体层的第一介质层和第二介质层，在第二间隙中形成依次包围第二半导体层的第一介质层、第二介质层和附着颗粒物，在第二间隙中，对第一介质层、第二介质层和附着颗粒物进行退火处理，得到第二偶极子层，第二偶极子层包括依次包围第二半导体层的第三介质层和第二介质层，第二偶极子层和第一偶极子层的极性相反，在第一间隙中和第二间隙中形成金属栅结构。

11、可见，在第二间隙中的第二介质层表面形成附着颗粒物，附着颗粒物的尺寸较小，更容易进入到第二间隙中，能够避免由于第二间隙的空间受限导致填充不均匀，甚至无法填充的情况，附着颗粒物在第二间隙中的填充效果更好，然后经过退火处理能够使附着颗粒物扩散进入第一介质层中或者进入到第一介质层和第二半导体层之间，得到第二偶极子层。由于位于第一掺杂区域的第一偶极子层的极性，与位于第二掺杂区域的第二偶极子层的极性相反，在第一掺杂区域和第二掺杂区域可以形成不同的器件阈值，实现多阈值集成，通过控制附着颗粒物的量可以精确调控半导体器件阈值，提高器件性能。

技术特征：

1.一种半导体器件的制造方法，其特征在于，包括：

2.根据权利要求1所述的制造方法，其特征在于，所述在所述第二间隙中形成依次包围所述第二半导体层的所述第一介质层、所述第二介质层和附着颗粒物，包括：

3.根据权利要求2所述的制造方法，其特征在于，所述在所述第二间隙中，依次沉积形成包围所述第二半导体层的所述第一介质层和所述第二介质层，包括：

4.根据权利要求3所述的制造方法，其特征在于，所述方法还包括：

5.根据权利要求4所述的制造方法，其特征在于，所述去除所述第一间隙中的所述隔离层，包括：

6.根据权利要求3所述的制造方法，其特征在于，所述去除所述第二间隙中的所述隔离层，包括：

7.根据权利要求1-6任意一项所述的制造方法，其特征在于，所述第一介质层的材料包括alox、mnox、zrox、tiox或moox中的至少一种，所述附着颗粒物的材料包括laox、mgox、scox、yox或ndox中的至少一种；或，所述第一介质层的材料包括laox、mgox、scox、yox或ndox中的至少一种，所述附着颗粒物的材料包括alox、mnox、zrox、tiox或moox中的至少一种。

8.根据权利要求1-6任意一项所述的制造方法，其特征在于，所述第二介质层的材料包括hf基高k材料。

9.根据权利要求1-6任意一项所述的制造方法，其特征在于，所述第一介质层或所述第二介质层或所述附着颗粒物的厚度大于等于0.1nm，且小于等于5nm。

10.一种半导体器件，其特征在于，包括：

技术总结
本申请提供一种半导体器件及制造方法，半导体器件包括衬底，衬底具有掺杂类型不同的第一掺杂区域和第二掺杂区域，第一掺杂区域上设置有堆叠的多个第一半导体层，多个第一半导体层之间具有第一间隙，第二掺杂区域上设置有堆叠的多个第二半导体层，多个第二半导体层之间具有第二间隙，在第一间隙中形成第一偶极子层，在第二间隙中形成依次包围第二半导体层的第一介质层、第二介质层和附着颗粒物，在第二间隙中进行退火处理，得到第二偶极子层，第二偶极子层和第一偶极子层的极性相反。能够避免由于第二间隙的空间受限导致填充不均匀，附着颗粒物在第二间隙中的填充效果更好，能够实现多阈值集成，提高器件性能。

技术研发人员：姚佳欣,魏延钊,殷华湘,张青竹
受保护的技术使用者：中国科学院微电子研究所
技术研发日：
技术公布日：2024/1/15