一种测试结构及测试方法与流程

本申请涉及半导体生产的，具体涉及一种测试结构及测试方法。

背景技术：

1、闪存(flash)器件是一种非易失性存储器，具有存储速度快、高密度等特点。浮栅结构的nord闪存包括浮栅、控制栅、位于浮栅和控制栅之间的ono(氧化硅-氮化硅-氧化硅)结构，浮栅与衬底之间还有一层耦合氧化层。耦合氧化层和ono结构对闪存器件的性能起到了关键作用。

2、随着nord flash器件的微缩，后段pitch也随之减小，这就增大了刻蚀工艺的难度。在进行all-in-one刻蚀工艺时，两层金属间易出现via open，即两层金属间通孔未刻穿，导致两层金属间的互连失效。

3、目前，对线上后段all-in-one刻蚀工艺的监控只能靠扫描电镜和椭偏仪等微观结构测量工具，无法实时确认器件内部的连通情况。

技术实现思路

1、本申请提供了一种测试结构及其形成方法，可以实现对线上all-in-one刻蚀工艺的实时监控。

2、第一方面，本申请实施例提供了一种测试结构，所述测试结构基于一闪存器件，所述闪存器件包括：

3、第一金属层；

4、第二金属层，所述第二金属层位于所述第一金属层上方；

5、金属插塞，若干所述金属插塞形成于所述第一金属层和第二金属层之间；

6、所述测试结构包括：

7、内接单元，用于实现所有所述金属插塞的串联；

8、外接单元，用于实现所述测试结构与外部的测试设备的连接。

9、在一些实施例中，所述外接单元为连接于所述第二金属层的金属触点。

10、在一些实施例中，所述测试设备为皮安级的源表。

11、在一些实施例中，所述测试结构是在所述第一金属层、第二金属层和金属插塞的形成过程中，同步形成在所述闪存器件中的。

12、在一些实施例中，所述测试结构是通过大马士革工艺，与所述第一金属层、第二金属层和金属插塞同步形成的。

13、在一些实施例中，所述测试结构适用于90nm以下的闪存器件。

14、第二方面，本申请实施例提供一种测试方法，所述测试方法基于第一方面所述的测试结构，包括：

15、通过外接单元连接测试设备；

16、通过所述测试设备，测得监控参数；

17、基于所述监控参数，判断是否发生通孔未刻穿的不良状况。

18、在一些实施例中，所述监控参数为rc，所述rc是指测试结构、第一金属层、第二金属层和金属插塞的电阻之和。

19、在一些实施例中，所述基于所述监控参数，判断是否发生通孔未刻穿的不良状况，包括：

20、当所述rc超出预设有的合理区间时，判断发生了通孔未刻穿的不良状况。

21、本申请技术方案，至少包括如下优点：

22、1.通过在闪存器件中形成测试结构，能够将闪存器件中的所有金属插塞串联，之后，在将测试结构连同金属插塞连接外部的测试设备后，可以对所有金属插塞的连通情况、即通孔的刻蚀情况进行监控，从而能够及时判断是否出现通孔未刻穿的不良状况。

技术特征：

1.一种测试结构，其特征在于，所述测试结构基于一闪存器件，所述闪存器件包括：

2.根据权利要求1所述的测试结构，其特征在于，所述外接单元为连接于所述第二金属层的金属触点。

3.根据权利要求1所述的测试结构，其特征在于，所述测试设备为皮安级的源表。

4.根据权利要求1所述的测试结构，其特征在于，所述测试结构是在所述第一金属层、第二金属层和金属插塞的形成过程中，同步形成在所述闪存器件中的。

5.根据权利要求4所述的测试结构，其特征在于，所述测试结构是通过大马士革工艺，与所述第一金属层、第二金属层和金属插塞同步形成的。

6.根据权利要求1所述的测试结构，其特征在于，所述测试结构适用于90nm以下的闪存器件。

7.一种测试方法，所述测试方法基于权利要求1-6任一所述的测试结构，其特征在于，包括：

8.根据权利要求7所述的测试方法，其特征在于，所述监控参数为rc，所述rc是指测试结构、第一金属层、第二金属层和金属插塞的电阻之和。

9.根据权利要求8所述的测试方法，其特征在于，所述基于所述监控参数，判断是否发生通孔未刻穿的不良状况，包括：

技术总结
本申请公开了一种测试结构及测试方法，其中测试结构基于一闪存器件，所述闪存器件包括：第一金属层；第二金属层，所述第二金属层位于所述第一金属层上方；金属插塞，若干所述金属插塞形成于所述第一金属层和第二金属层之间；所述测试结构包括：内接单元，用于实现所有所述金属插塞的串联；外接单元，用于实现所述测试结构与外部的测试设备的连接。本申请通过上述方案，能够解决相关技术中无法实时确认器件内部的连通情况的问题。

技术研发人员：程国庆,张磊
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：
技术公布日：2024/1/13