一种GaN衬底的沟槽栅结构的MOSFET及其制备方法与流程

本发明涉及微电子，尤其涉及一种gan衬底的沟槽栅结构的mosfet及其制备方法。

背景技术：

1、金属氧化物场效应晶体管(mosfet)是一种常用的半导体器件，用于在电子电路中进行开关和放大操作。mosfet的基本结构包括源极、漏极和栅极三个电极，其中栅极与源极之间被隔离并覆盖了一层氧化物，当没有电压施加到栅极时，栅极和源极之间的氧化物层会阻止漏极上的电子流过来，因此mosfet处于关闭状态。此时漏极和源极之间没有电流流动。

2、当向栅极施加正电压时，栅极下方的氧化物层会形成一个电场，这个电场会吸引漏极上的电子向栅极方向移动，形成一个导通通道。当导通通道形成时，漏极上的电子可以流过导通道到达源极，此时mosfet处于开启状态。mosfet的开启状态可以通过栅极电压的大小来调节，因此mosfet可以被用来进行信号放大。当输入信号的电压变化时，栅极电压也随之变化，从而调节mosfet的导通程度，达到信号放大的效果。

3、为了实现了更高的电压承受能力和更低的漏电流，业内开发出了沟槽结构的mosfet，它采用了与常规mosfet不同的结构，在源漏电极之间存在一个或多个沟槽，形成了悬空的沟槽结构，从而能够具有更高的电压承受能力和更低的漏电流。但由于沟槽结构的mosfet通常在高压应用中使用，因此漏电流依然是需要额外注意的问题。

技术实现思路

1、本发明的目的是提供一种gan衬底的沟槽栅结构的mosfet及其制备方法，通过采用gan衬底、双栅结构之间的双介质层以及栅与源漏之间的侧墙结构能有效降低mosfet的漏电流，从而使得该结构的mosfet能比传统mosfet具有更高的开关速度和功率密度。其工艺步骤简洁，尤其是同时能形成沟槽结构内壁上的侧墙结构、第二绝缘介质层上的隔离介质层和沟槽结构两侧gan外延层的表面准备层，缩短了工艺流程周期，也降低了芯片制造成本，提高了产出效率。

2、为此，第一方面，本发明实施例提供了一种gan衬底的沟槽栅结构的mosfet的制备方法，包括：

3、在gan衬底上制备gan外延层；

4、在所述gan外延层上进行选择性刻蚀，形成沟槽结构；

5、淀积第一绝缘介质层；所述第一绝缘介质层为复合介质层；

6、在所述沟槽结构中的第一绝缘介质层上生长第一金属栅极；所述第一金属栅极的高度低于所述沟槽结构的深度；

7、在所述第一金属栅极上生长第二绝缘介质层；所述第一金属栅极与所述第二绝缘介质层的总高度低于所述沟槽结构的深度；

8、进行选择性刻蚀，去除除第一金属栅极上方以外区域的第二绝缘介质层及第一金属栅极周围以外区域的第一绝缘介质层；

9、进行二氧化硅沉积，在所述沟槽结构的内壁上淀积侧墙结构，同时在第二绝缘介质层上淀积隔离介质层，并同时在沟槽结构两侧的gan外延层上形成离子注入的表面准备层；

10、在所述隔离介质层上生长第二金属栅极；

11、在所述沟槽结构两侧的gan外延层上通过离子注入形成源区和漏区，所述源区和漏区分别包括第一掺杂区和第二掺杂区，所述第二掺杂区形成于所述第一掺杂区之上；所述第二掺杂区与所述第一掺杂区的掺杂类型不同；

12、在所述源区和漏区内制备接触电极，并制备栅电极连接第二金属栅极；

13、制备表面钝化层，所述接触电极和所述栅电极暴露在所述表面钝化层上。

14、优选的，所述第一绝缘介质层包括氧化硅层和氮化硅层。

15、进一步优选的，所述第一绝缘介质层的结构为二氧化硅层/氮化硅层/二氧化硅层。

16、优选的，所述隔离介质层和加强侧墙为热氧化生长的二氧化硅层。

17、优选的，所述形成沟槽结构的选择性刻蚀方法包括：

18、采用高频等离子体刻蚀机，以光刻胶做选择性刻蚀的掩膜，六氟化硫和氧气为工艺气体，ar气为等离子轰击气体，在100-200w的高频功率和5-10w的射频功率，300-400mtorr的工艺压力下进行沟槽结构的刻蚀。

19、优选的，所述第一金属栅极的上表面的水平位置低于所述第一掺杂区的下表面的水平位置。

20、优选的，所述第二金属栅极的下表面的水平位置不高于所述第二掺杂区的下表面的水平位置。

21、第二方面，本发明实施例提供了一种上述第一方面所述的方法制备得到的gan衬底的沟槽栅结构的mosfet。

22、本发明实施例提供的gan衬底的沟槽栅结构的mosfet制备方法，通过采用gan衬底、双栅结构之间的双介质层以及栅与源漏之间的侧墙结构能有效降低mosfet的漏电流，从而使得该结构的mosfet能比传统mosfet具有更高的开关速度和功率密度。其工艺步骤简洁，尤其是同时能形成沟槽结构内壁上的侧墙结构、第二绝缘介质层上的隔离介质层和沟槽结构两侧gan外延层的表面准备层，缩短了工艺流程周期，也降低了芯片制造成本，提高了产出效率。

技术特征：

1.一种gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述制备方法包括：

2.根据权利要求1所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述第一绝缘介质层包括氧化硅层和氮化硅层。

3.根据权利要求2所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述第一绝缘介质层的结构为二氧化硅层/氮化硅层/二氧化硅层。

4.根据权利要求1所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述隔离介质层和加强侧墙为热氧化生长的二氧化硅层。

5.根据权利要求1所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述形成沟槽结构的选择性刻蚀方法包括：

6.根据权利要求1所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述第一金属栅极的上表面的水平位置低于所述第一掺杂区的下表面的水平位置。

7.根据权利要求1所述的gan衬底的沟槽栅结构的mosfet制备方法，其特征在于，所述第二金属栅极的下表面的水平位置不高于所述第二掺杂区的下表面的水平位置。

8.一种上述权利要求1-7任一方法制备得到的gan衬底的沟槽栅结构的mosfet。

技术总结
本发明实施例涉及一种GaN衬底的沟槽栅结构的MOSFET及其制备方法，包括在GaN衬底上制备GaN外延层；在GaN外延层上进行选择性刻蚀形成沟槽结构；淀积第一绝缘介质层；在沟槽结构中的第一绝缘介质层上生长第一金属栅极；在第一金属栅极上生长第二绝缘介质层；选择性刻蚀去除除第一金属栅极上方以外区域的第二绝缘介质层及第一金属栅极周围以外区域的第一绝缘介质层；二氧化硅沉积，同时形成沟槽结构内壁上的侧墙结构、第二绝缘介质层上的隔离介质层和沟槽结构两侧GaN外延层的表面准备层；在隔离介质层上生长第二金属栅极；在沟槽结构两侧的GaN外延层上离子注入形成源区和漏区，并制备接触电极和栅电极；制备表面钝化层，接触电极和栅电极暴露在表面钝化层上。

技术研发人员：赵少峰
受保护的技术使用者：东科半导体（安徽）股份有限公司
技术研发日：
技术公布日：2024/1/13