一种超结IGBT功率器件及制备方法与流程

本发明实施例涉及功率半导体器件，尤其涉及一种超结igbt功率器件及制备方法。

背景技术：

1、近几年，超结igbt功率器件是学术界研究的热门功率半导体器件。超结igbt是一种通过在传统igbt器件结构的漂移区中设置依次排列的p柱和n柱而形成的新型igbt器件。根据依次排列的p柱电位的不同，超结igbt功率器件存在两类基本结构。其中，第一类结构是p柱与p型基区相连接的超结igbt，第二类结构是p柱与p型基区不连接的超结igbt。第一类结构的超结igbt功率器件的性能较差，而第二类结构的超结igbt功率器件具有低正向导通压降的优点。

2、在第二类结构的超结igbt器件的基础上，现有技术中又提出了超薄超结igbt器件、多通道超结igbt器件等多种新工艺和新结构的功率器件，可进一步降低超结igbt器件的正向导通压降。然而，对于多通道超结igbt功率器件，通过在单个元胞内设置多个栅沟槽会导致密勒电容增大，从而导致超结igbt开关速度降低。

技术实现思路

1、本发明提供一种超结igbt功率器件及制备方法，以在不增大超结igbt功率器件的正向导通压降的情况下，降低功率器件的密勒电容，提高开关速度。

2、根据本发明的一方面，提供了一种超结igbt功率器件，包括：衬底、第一外延层、第二外延层和非均匀沟槽；所述第一外延层设置于所述衬底正面，所述第二外延层设置于所述第一外延层远离所述衬底的一侧，所述非均匀沟槽沿所述第二外延层远离所述第一外延层的表面向所述第二外延层内部延伸；

3、所述第一外延层包括：至少一个第一n型区和p型柱；所述p型柱与所述第一n型区交替排布；

4、所述非均匀沟槽包括：深沟槽和浅沟槽；所述深沟槽与所述浅沟槽交替排布，所述深沟槽的宽度大于所述浅沟槽，且所述深沟槽贯穿所述第二外延层，底部与所述p型柱相接触。

5、可选地，所述功率器件包括至少一个元胞；在各所述元胞中，所述深沟槽设置于所述元胞的两侧边缘，所述浅沟槽设置于两所述深沟槽之间；

6、所述非均匀沟槽包括：氧化层和填充材料；所述氧化层设置于所述非均匀沟槽内壁，所述填充材料将所述非均匀沟槽填充满。

7、可选地，所述填充材料为重掺杂多晶硅。

8、可选地，所述第二外延层包括：第二n型区、p型基区和n型发射区；

9、所述p型基区设置于所述第二n型区远离所述第一外延层的一侧，且设置于相邻的所述深沟槽和所述浅沟槽之间；所述第二n型区设置于相邻两所述深沟槽之间，且所述浅沟槽的底部延伸至所述第二n型区内部；

10、所述n型发射区设置于所述浅沟槽顶部的两侧，所述n型发射区的厚度小于所述p型基区的厚度。

11、可选地，所述浅沟槽的深度为4～6μm。

12、可选地，该超结igbt功率器件还包括：集电极金属层、发射极金属层和介电层；

13、所述集电极金属层设置于所述衬底远离所述第一外延层的一侧；

14、所述介电层设置于所述第二外延层远离所述第一外延层的一侧，且所述介电层间隔设置多个通孔，所述通孔暴露所述n型发射区的侧面；

15、所述发射极金属层设置于所述介电层远离所述第二外延层的一侧，且所述发射极金属层填充于所述通孔中。

16、根据本发明的另一方面，提供了一种超结igbt功率器件制备方法，该制备方法包括：

17、提供一衬底；

18、在所述衬底表面形成p型柱和第一n型区交替排布的第一外延层；

19、在所述第一外延层远离所述衬底的一侧形成第二外延层；

20、由所述第二外延层远离所述第一外延层一侧的表面向所述第二外延层内部形成交替排列的非均匀沟槽；其中，所述非均匀沟槽包括深沟槽和浅沟槽，所述深沟槽的底部与所述p型柱相接触。

21、可选地，所述在所述衬底表面设置p型柱和n型区交替排布的第一外延层，包括：

22、在所述衬底表面外延生长n型硅材料，形成所述第一n型区；

23、在所述第一n型区上光刻形成间隔排列的刻蚀图案，并向所述第一n型区内部刻蚀形成沟槽；

24、采用p型硅材料将各所述沟槽填充满，形成所述p型柱，以得到所述p型柱与所述第一n型区交替排布的所述第一外延层。

25、可选地，所述非均匀沟槽的填充结构的制备方法，包括：

26、在所述第二外延层表面光刻形成所述非均匀沟槽的顶部曝光图案并进行刻蚀，以同时形成所述深沟槽和所述浅沟槽；其中，对应形成所述深沟槽的顶部曝光图案宽度大于对应形成所述浅沟槽的顶部曝光图案宽度；

27、在所述非均匀沟槽内壁形成氧化层；

28、在所述氧化层表面淀积填充材料，将所述深沟槽和所述浅沟槽填充满，形成深沟槽栅极结构和浅沟槽栅极结构。

29、可选地，在形成非均匀沟槽之后，还包括：

30、采用自对准工艺和高温推阱工艺，由所述第二外延层远离所述第一外延层一侧的表面向所述第二外延层内部形成p型基区，以使所述第二外延层包括第二n型区和所述p型基区；

31、在所述浅沟槽顶部水平方向的两侧，采用离子注入工艺由所述p型基区表面向所述p型基区内部的方向形成n型发射区；

32、在所述第二外延层远离所述第一外延层一侧的表面形成介电层；

33、对所述介电层进行刻蚀，在相邻两所述非均匀沟槽之间形成通孔；其中，所述通孔暴露所述n型发射区；

34、在所述介电层远离所述n型发射区一侧的表面淀积发射极金属层；

35、对所述衬底远离所述第一外延层的一侧表面进行减薄，通过离子注入和金属淀积，形成集电极金属层。

36、本发明实施例的技术方案通过在衬底一侧形成多个p型柱与第一n型区交替排列的第一外延层，在第一外延层远离衬底的一侧形成第二外延层，从而形成超结igbt功率器件的结构。由第二外延层远离第一外延层的一侧表面向第二外延层内部延伸形成多个非均匀沟槽结构，形成多通道超结igbt器件结构，可有效降低功率器件的正向导通压降。非均匀沟槽包括深沟槽和浅沟槽，由于深沟槽的宽度和深度均大于浅沟槽，且深沟槽的底部与第一外延层中的p型柱相接触，因此，在不影响该超结igbt功率器件的正向导通压降的情况下，可有效降低功率器件的密勒电容，从而提高器件的开关速度。

37、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种超结igbt功率器件，其特征在于，包括：衬底、第一外延层、第二外延层和非均匀沟槽；所述第一外延层设置于所述衬底正面，所述第二外延层设置于所述第一外延层远离所述衬底的一侧，所述非均匀沟槽沿所述第二外延层远离所述第一外延层的表面向所述第二外延层内部延伸；

2.根据权利要求1所述的超结igbt功率器件，其特征在于，所述功率器件包括至少一个元胞；在各所述元胞中，所述深沟槽设置于所述元胞的两侧边缘，所述浅沟槽设置于两所述深沟槽之间；

3.根据权利要求2所述的超结igbt功率器件，其特征在于，所述填充材料为重掺杂多晶硅。

4.根据权利要求1所述的超结igbt功率器件，其特征在于，所述第二外延层包括：第二n型区、p型基区和n型发射区；

5.根据权利要求4所述的超结igbt功率器件，其特征在于，所述浅沟槽的深度为4～6μm。

6.根据权利要求4所述的超结igbt功率器件，其特征在于，还包括：集电极金属层、发射极金属层和介电层；

7.一种超结igbt功率器件制备方法，其特征在于，包括：

8.根据权利要求7所述的超结igbt功率器件制备方法，其特征在于，所述在所述衬底表面设置p型柱和n型区交替排布的第一外延层，包括：

9.根据权利要求8所述的超结igbt功率器件制备方法，其特征在于，所述非均匀沟槽的填充结构的制备方法，包括：

10.根据权利要求7所述的超结igbt功率器件制备方法，其特征在于，在形成非均匀沟槽之后，还包括：

技术总结
本发明公开了一种超结IGBT功率器件及制备方法。该功率器件包括：衬底、第一外延层、第二外延层和非均匀沟槽；第一外延层设置于衬底正面，第二外延层设置于第一外延层远离衬底的一侧，非均匀沟槽沿第二外延层远离第一外延层的表面向第二外延层内部延伸；第一外延层包括：至少一个第一N型区和P型柱；P型柱与第一N型区交替排布；非均匀沟槽包括：深沟槽和浅沟槽；深沟槽与浅沟槽交替排布，深沟槽的宽度大于浅沟槽，且深沟槽贯穿第二外延层，底部与P型柱相接触。本发明实施例的技术方案在不影响器件的正向导通压降的情况下，有效降低了功率器件的密勒电容，提高了器件的开关速度。

技术研发人员：吴玉舟,禹久赢
受保护的技术使用者：上海超致半导体科技有限公司
技术研发日：
技术公布日：2024/1/13