本公开大体上涉及用于半导体封装的系统和方法。特别地，本技术涉及具有桥接合结构的半导体封装。
背景技术：
1、例如存储器装置、微处理器和其它电子器件等微电子装置可包含其中具有半导体裸片的一或多个半导体封装。半导体封装包含功能特征，例如存储器单元、处理器电路、互连电路系统等。为减少半导体封装所占的体积，同时增大所得组合件的容量和/或速度，半导体封装制造商承受着越来越大的压力。为满足这些需求，半导体封装制造商通常竖直叠加地堆叠多个半导体裸片，以增大半导体裸片和/或组合件所安装到的半导体封装或其它元件内部的有限区域内的微电子装置的容量或性能。
2、半导体封装制造商用以减小半导体装置组合件体积的一种方法是在叠瓦式布置中竖直叠加地堆叠多个半导体裸片。此方法保留了每一半导体裸片的暴露表面区域，从而允许电线连接从每一半导体裸片直接延伸到半导体封装衬底。在与半导体封装衬底直接连接的每一半导体裸片的情况下，半导体封装的总容量和性能可增大超过具有类似覆盖面积的微电子装置。然而，这受到互连半导体裸片的制造能力的限制，并且尽管其有效包含半导体裸片，但仍存在大量的未使用空间。
技术实现思路
1、根据本公开的一方面，提供一种半导体装置封装。所述半导体装置封装包括：封装衬底，其包含上部表面；控制器，其在所述上部表面处；裸片堆叠，其在包含多个裸片的所述上部表面处，其具有：半导体裸片的叠瓦式子堆叠、半导体裸片的反向叠瓦式子堆叠以及桥接芯片，所述桥接芯片接合在所述叠瓦式子堆叠与所述反向叠瓦式子堆叠之间且具有内部迹线；第一线段，其在所述控制器与所述桥接芯片的第一端之间；第二线段，其在所述桥接芯片的第二端与所述叠瓦式子堆叠的每一半导体裸片之间，其中所述内部迹线电耦合所述第一和第二线段；以及第三线段，其接合到所述控制器且进一步接合到所述反向叠瓦式子堆叠的每一半导体裸片。
2、根据本公开的另一方面，提供一种半导体装置封装。所述半导体装置封装包括：封装衬底，其包含上部表面；控制器，其在所述上部表面处；叠瓦式裸片堆叠，其在所述上部表面处，其包含：多个半导体裸片、接合到所述半导体裸片中的至少一者的第一桥接芯片、接合在所述控制器与所述第一桥接芯片的第一端之间的第一线段以及接合在所述第一桥接芯片的第二端与所述叠瓦式裸片堆叠的每一半导体裸片之间的第二线段；以及反向叠瓦式裸片堆叠，其在所述上部表面处，其包含：多个半导体裸片、接合到所述半导体裸片中的至少一者的第二桥接芯片、接合在所述控制器与所述第二桥接芯片的第一端之间的第三线段以及接合在所述第二桥接芯片的第二端与所述反向叠瓦式裸片堆叠的每一半导体裸片之间的第四线段。
3、根据本公开的又一方面，提供一种制造半导体封装的方法。所述方法包括：提供具有控制器的封装衬底；在所述封装衬底处形成叠瓦式裸片堆叠，形成包括：将第一裸片接合到所述封装衬底且将连续裸片接合到所述第一裸片，其中每一连续裸片在先前裸片上方且相对于所述先前裸片叠合，以及将桥接芯片接合到所述连续裸片的最后裸片；将第一线段接合在所述控制器与所述桥接芯片的第一端之间；将第二线段接合在所述桥接芯片的第二端、所述叠瓦式裸片堆叠的所述第一裸片与所述叠瓦式裸片堆叠的每一连续裸片之间；在所述叠瓦式裸片堆叠上形成反向叠瓦式裸片堆叠，形成包括：将第二裸片接合到所述桥接芯片，以及将连续裸片接合到所述第二裸片，其中每一连续裸片在先前裸片上方且相对于所述先前裸片反向叠合；以及将第三线段接合在所述控制器、所述反向叠瓦式裸片堆叠的所述第二裸片与所述反向叠瓦式裸片堆叠的每一连续裸片之间。
1.一种半导体装置封装，其包括：
2.根据权利要求1所述的半导体装置封装，其中所述控制器包括第一控制器通道，并且其中所述第一控制器通道对应于所述叠瓦式子堆叠的所述半导体裸片。
3.根据权利要求1所述的半导体装置封装，其中所述裸片堆叠在所述控制器的第一侧上，并且其中所述半导体装置封装进一步包括：
4.根据权利要求3所述的半导体装置封装，其中所述控制器包括第二控制器通道，并且其中所述第二控制器通道对应于所述第二反向叠瓦式子堆叠的所述半导体裸片。
5.根据权利要求1所述的半导体装置封装，其进一步包括：
6.根据权利要求1所述的半导体装置封装，其中所述上部表面的与所述控制器的所述裸片堆叠相对的区不含线段所接合到的任何接合垫。
7.根据权利要求1所述的半导体装置封装，其中所述桥接芯片包括：
8.根据权利要求1所述的半导体装置封装，其中所述桥接芯片是半导体裸片。
9.根据权利要求1所述的半导体装置封装，其中所述桥接芯片的至少一部分与所述控制器竖直对准。
10.一种半导体装置封装，其包括：
11.根据权利要求10所述的半导体装置封装，其中模制材料在所述封装衬底的所述上部表面处且至少部分地包覆所述控制器、所述叠瓦式裸片堆叠和所述反向叠瓦式裸片堆叠。
12.根据权利要求10所述的半导体装置封装，其中所述叠瓦式裸片堆叠在所述控制器的第一侧上，并且所述反向叠瓦式裸片堆叠在所述控制器的第二侧上，其中所述第二侧与所述第一侧相对。
13.根据权利要求10所述的半导体装置封装，其中所述控制器包括第一控制器通道，并且其中所述第一控制器通道对应于所述叠瓦式裸片堆叠的所述半导体裸片。
14.根据权利要求10所述的半导体装置封装，其进一步包括在所述上部表面处的第三裸片堆叠，其包含：
15.根据权利要求10所述的半导体装置封装，其中所述上部表面的与所述控制器的所述叠瓦式裸片堆叠相对的第一区以及所述上部表面的与所述控制器的所述反向叠瓦式裸片堆叠相对的第二区不含线段所接合到的任何接合垫。
16.根据权利要求10所述的半导体装置封装，其进一步包括所述封装衬底的所述上部表面与所述控制器之间的专用电线。
17.根据权利要求10所述的半导体装置封装，其中所述叠瓦式裸片堆叠进一步包含：
18.根据权利要求10所述的半导体装置封装，其中所述第一和第二桥接芯片各自包括：
19.根据权利要求10所述的半导体装置封装，其中叠瓦式的所述半导体裸片中的一者为最上部裸片，并且其中所述第一桥接芯片接合到所述最上部裸片。
20.一种制造半导体封装的方法，其包括：