半导体封装结构的制作方法

本申请实施例涉及半导体封装，涉及但不限于一种半导体封装结构。

背景技术：

1、锡球开裂是集成电路(integrated circuit，ic)封装常见的可靠性失效模式，通常发生在封装体的角落锡球。例如，倒装芯片球栅格阵列(flip chip ball grid array，fcbga)产品中，由于基板的模量较高，无法释放下方的锡球的应力，导致锡球应力应变快速累积，发生开裂等问题而提前失效。

技术实现思路

1、有鉴于此，本申请实施例提供一种半导体封装结构。

2、本申请实施例的技术方案是这样实现的：

3、本申请实施例提供一种半导体封装结构，包括：

4、基板，包括中心区域、位于所述基板角落处的至少一个边缘区域以及位于所述边缘区域与所述中心区域之间的隔离区域；所述中心区域内包括介质层和分布于所述介质层的两个相对表面以及内部的多层金属层；所述隔离区域的材料模量小于所述金属层的模量；

5、多个焊球，设置于所述基板的中心区域和边缘区域的底表面上。

6、在一些实施例中，所述边缘区域包括隔离层和至少位于所述隔离层底表面的金属层；

7、所述焊球形成于所述中心区域和所述边缘区域底表面的金属层表面。

8、在一些实施例中，所述边缘区域内的金属层包括多个分立设置的金属图形，且多个所述金属图形之间通过所述隔离层隔断；

9、所述隔离层的材料模量小于所述金属层的模量。

10、在一些实施例中，所述中心区域的介质层延伸至所述隔离区域和所述边缘区域内；

11、位于所述边缘区域内的所述介质层作为所述隔离层。

12、在一些实施例中，所述边缘区域内的金属层，沿垂直于所述基板表面方向对称设置；

13、和/或，所述边缘区域沿所述基板的中心轴呈中心对称，且所述边缘区域至少包括所述基板的顶角。

14、在一些实施例中，所述边缘区域内至少形成有2至4行或2至4列的所述焊球。

15、在一些实施例中，位于所述中心区域顶表面的金属层与位于所述边缘区域顶表面的金属层电连接；位于所述中心区域底表面的金属层与位于所述边缘区域底表面的金属层电连接。

16、在一些实施例中，位于所述中心区域和所述边缘区域的顶表面或底表面的金属层构成的第一类金属层；位于所述基板内部的多层所述金属层构成第二类金属层；所述基板还包括覆盖所述第一类金属层的保护层；所述第一类金属层之间的所述隔离区域充满所述保护层；

17、所述第二类金属层之间的所述隔离区域充满所述介质层；

18、所述边缘区域内的所述第一类金属层和所述第二类金属层分别通过所述保护层和所述介质层隔断。

19、在一些实施例中，所述边缘区域内的金属图形至少具有弧形边缘；不同层的金属图形相同或者不同。

20、在一些实施例中，所述半导体封装结构还包括：至少一个芯片；

21、所述至少一个芯片贴附于所述中心区域上，与所述基板电连接。

22、本申请实施例提供一种半导体封装结构，包括：基板，基板包括中心区域、位于基板角落处的至少一个边缘区域以及位于边缘区域与中心区域之间的隔离区域；中心区域内包括介质层和分布于介质层的两个相对表面以及内部的多层金属层；隔离区域的材料模量小于金属层的模量；多个焊球，设置于基板的中心区域和边缘区域的底表面上。本申请实施例中基板的中心区域和边缘区域之间的隔离区域中充满模量小于金属层模量的材料，由于低模量的材料可以吸收部分应力，如此，可以降低半导体封装结构传递至设置于基板边缘区域底表面上的锡球的应力，从而可以提高半导体封装结构的可靠性。

技术特征：

1.一种半导体封装结构，至少包括：

2.根据权利要求1所述的半导体封装结构，所述边缘区域包括隔离层和至少位于所述隔离层底表面的金属层；

3.根据权利要求2所述的半导体封装结构，所述边缘区域内的金属层包括多个分立设置的金属图形，且多个所述金属图形之间通过所述隔离层隔断；

4.根据权利要求3所述的半导体封装结构，

5.根据权利要求2所述的半导体封装结构，

6.根据权利要求1所述的半导体封装结构，所述边缘区域内至少形成有2至4行或2至4列的所述焊球。

7.根据权利要求2所述的半导体封装结构，

8.根据权利要求4所述的半导体封装结构，位于所述中心区域和所述边缘区域的顶表面或底表面的金属层构成的第一类金属层；位于所述基板内部的多层所述金属层构成第二类金属层；所述基板还包括覆盖所述第一类金属层的保护层；所述第一类金属层之间的所述隔离区域充满所述保护层；

9.根据权利要求3所述的半导体封装结构，所述边缘区域内的金属图形至少具有弧形边缘；不同层的金属图形相同或者不同。

10.根据权利要求1至9任一项所述的半导体封装结构，所述半导体封装结构还包括：至少一个芯片；

技术总结
本申请实施例公开了一种半导体封装结构，包括：基板，包括中心区域、位于基板角落处的至少一个边缘区域以及位于边缘区域与中心区域之间的隔离区域；中心区域内包括介质层和分布于介质层的两个相对表面以及内部的多层金属层；隔离区域的材料模量小于金属层的模量；多个焊球，设置于基板的中心区域和边缘区域的底表面上。

技术研发人员：黄盛华,钱开友,黄世岳,秦瑞丰
受保护的技术使用者：鼎道智芯（上海）半导体有限公司
技术研发日：
技术公布日：2024/1/14