集成电路的制作方法

背景技术：

1、本发明概念涉及集成电路，且更确切地说，涉及包含标准单元的集成电路和产生集成电路的布局的方法。

2、随着半导体工艺的小型化，可减小包含于集成电路中的标准单元的尺寸。标准单元的减小的尺寸会使得相邻标准单元之间的相互影响增大。为防止或减少相互影响增大，使标准单元彼此分离的结构可插入于标准单元之间，所述结构例如是扩散断层。同时，标准单元可根据其结构具有不必要的或非所要的空间，确切地说，层。这种浪费空间抵消标准单元的尺寸的减小且会由此限制集成电路的集成度的增大。

技术实现思路

1、本发明概念提供一种包含彼此交叠的标准单元的集成电路和产生集成电路的布局的方法。

2、根据本发明概念的一些示例性实施例，提供一种集成电路，所述集成电路包含多个标准单元，每个标准单元包含前段工艺(front-end-of-line，feol)区域和在feol区域上的后段工艺(back-end-of-line，beol)区域，feol区域包含在第一水平方向上延伸的至少一个栅极线。在多个标准单元中的第一标准单元的beol区域可包含在竖直方向上不与第一标准单元的feol区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

3、根据本发明概念的一些示例性实施例，提供一种集成电路，所述集成电路包含多个第一标准单元，每个第一标准单元包含第一feol区域和在第一feol区域上的第一beol区域，第一feol区域包含在第一水平方向上延伸的至少一个栅极线，第一标准单元在垂直于第一水平方向的第二水平方向上连续放置。每个第一标准单元中的第一beol区域可在竖直方向上与在第二水平方向上相邻的另一第一标准单元的第一feol区域的至少部分交叠。

4、根据本发明概念的一些示例性实施例，提供产生集成电路的布局的计算机实施方法。计算机实施方法包含：接入标准单元库以及基于标准单元库放置标准单元，所述标准单元库定义多个标准单元，每个标准单元包含feol区域和在feol区域上的beol区域，feol区域包含在第一水平方向上延伸的至少一个栅极线。放置标准单元可包含将第二标准单元放置成在垂直于第一水平方向的第二水平方向上邻近于第一标准单元，以使得第一标准单元的beol区域的檐部在竖直方向上与第二标准单元的feol区域的阶梯部交叠，檐部在第二水平方向上突起，阶梯部在与第二水平方向反向平行的方向上突起。

5、根据本发明概念的又另一个方面，提供产生标准单元库的计算机实施方法，所述标准单元库定义用于产生集成电路的布局的多个标准单元。计算机实施方法包含：接收输入库，所述输入库定义包含第一feol区域和在第一feol区域上的第一beol区域的第一标准单元，第一feol区域包含在第一水平方向上延伸的至少一个栅极线且具有双扩散断层，所述双扩散断层形成于在垂直于第一水平方向的第二水平方向上面向彼此的第一feol区域的各相对侧处以在第一水平方向上延伸；以及产生输出库，所述输出库定义提供与第一标准单元相同的功能的第二标准单元，第二标准单元包含第二feol区域和在第二feol区域上的第二beol区域，第二feol区域具有单扩散断层，所述单扩散断层形成于在第二水平方向上面向彼此的第二feol区域的各相对侧处以在第一水平方向上延伸。输出库可定义第二beol区域的檐部和第二feol区域的阶梯部，檐部在第二水平方向上突起，阶梯部在与第二水平方向反向平行的方向上突起。

技术特征：

1.一种集成电路，其特征在于，包括：

2.根据权利要求1所述的集成电路，其中所述第一图案包括所述第一标准单元的输入管脚或输出管脚。

3.根据权利要求1所述的集成电路，其中所述第一后段工艺区域包含在所述第二水平方向上突起且在所述竖直方向上不与所述第一前段工艺区域交叠的檐部，

4.根据权利要求3所述的集成电路，还包括：

5.根据权利要求4所述的集成电路，还包括：

6.根据权利要求4所述的集成电路，其中所述第二后段工艺区域包含在所述第二水平方向上突起且在所述竖直方向上不与所述第二标准单元的所述第二前段工艺区域交叠的檐部，以及

7.根据权利要求4所述的集成电路，其中所述第二前段工艺区域还包含在所述第二水平方向上突起且在所述竖直方向上不与所述第二后段工艺区域交叠的第二阶梯部，以及

8.根据权利要求7所述的集成电路，还包括：

9.根据权利要求3所述的集成电路，还包括：

10.根据权利要求9所述的集成电路，还包括：

11.根据权利要求3所述的集成电路，其中所述第一前段工艺区域包含在与所述第二水平方向反向平行的方向上突起且在所述竖直方向上不与所述第一后段工艺区域交叠的阶梯部，以及

12.根据权利要求11所述的集成电路，还包括：

13.根据权利要求12所述的集成电路，还包括：

14.根据权利要求12所述的集成电路，还包括：

15.根据权利要求11所述的集成电路，还包括：

16.根据权利要求15所述的集成电路，还包括：

17.根据权利要求11所述的集成电路，其中所述第一前段工艺区域还包括至少一个晶体管以及至少一个接触结构，所述至少一个接触结构被配置成将供电电压传输到所述至少一个晶体管，以及

18.根据权利要求3所述的集成电路，还包括：

19.根据权利要求3所述的集成电路，还包括：

20.根据权利要求19所述的集成电路，其中所述第二前段工艺区域与所述第一前段工艺区域相对于与所述第一水平方向平行的轴线对称。

技术总结
提供一种集成电路及产生集成电路的布局的计算机实施方法，所述集成电路包含多个标准单元，各标准单元包含前段工艺(front‑end‑of‑line，FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line，BEOL)区域，FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

技术研发人员：都桢湖,郑钟勳,柳志秀,李昇映,宋泰中,李在鹏
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/15