本发明涉及半导体制造，尤其涉及一种半导体结构及其形成方法、半导体结构的测试方法。
背景技术：
：：1、在动态随机存储器(dynamic random access memory，dram)通常包括多个存储单元、以及与所述存储单元电连接的位线和字线。所述存储单元通常包括晶体管、以及与所述晶体管电连接的电荷存储结构。随着动态随机存储器等半导体结构的尺寸不断微缩，半导体结构的制造工艺难度越来越大，对半导体结构性能的要求也不断提高。为了对动态随机存储器等半导体结构的性能进行检测，通常需要对半导体结构进行wat(wafer acceptabletest，晶圆允收测试)测试等电性能测试。但是，当前在对半导体结构进行测试的过程中，由于晶体管上方存在电荷存储结构、以及覆盖电荷存储结构的绝缘层，因此，无法对晶体管的性能进行测试，从而限制了半导体结构性能的改进和提高。2、因此，如何对存储单元中晶体管的性能进行测试，以改善半导体结构的性能，是当前亟待解决的技术问题。技术实现思路1、本发明提供一种半导体结构及其形成方法、半导体结构的测试方法，用于实现对存储单元中晶体管性能的测试，以改善半导体结构的性能，提高半导体结构的制造良率。2、为了解决上述问题，本发明提供了一种半导体结构，包括：3、衬底，所述衬底包括存储区域、以及位于所述存储区域外部的测试区域；4、存储结构，位于所述存储区域，所述存储结构至少包括沿第一方向间隔排布的多个存储单元，所述存储单元包括存储晶体管、以及沿第二方向位于所述存储晶体管上方且与所述存储晶体管电连接的电荷存储器，所述第一方向平行于所述衬底的顶面，所述第二方向垂直于所述衬底的顶面；5、测试结构，位于所述测试区域，所述测试结构至少包括沿所述第一方向间隔排布的多个测试单元、以及沿所述第二方向位于所述测试单元上方的引出结构，所述测试单元包括测试晶体管，所述引出结构沿所述第二方向延伸且与所述测试晶体管电连接，所述测试晶体管的结构与所述存储晶体管的结构相同。6、可选的，所述存储晶体管包括第一沟道区、沿所述第二方向位于所述第一沟道区上方的第一源极区、以及沿所述第二方向位于所述第一沟道区下方的第一漏极区；7、所述测试晶体管包括第二沟道区、沿所述第二方向位于所述第二沟道区上方的第二源极区、以及沿所述第二方向位于所述第二沟道区下方的第二漏极区；8、所述存储单元还包括位于所述第一源极区上方的第一接触结构，所述第一接触结构的一端与所述第一源极区电连接、另一端与所述电荷存储器电连接；9、所述测试单元还包括位于所述第二源极区上方的第二接触结构，所述第二接触结构的一端与所述第二源极区电连接、另一端用于与所述引出结构电连接。10、可选的，所述存储结构包括覆盖所述存储单元的第一介质层，所述测试结构还包括覆盖所述测试单元的第二介质层，所述第一介质层的顶面与所述第二介质层的顶面平齐；11、所述引出结构包括沿所述第二方向贯穿所述第二介质层的引出插塞、以及沿所述第二方向位于所述第二介质层上的导电转接层，所述引出插塞的一端与所述测试晶体管电连接、另一端与所述导电转接层电连接。12、可选的，所述引出结构仅与一个所述测试单元中的所述第二源极区电连接；或者，13、所述引出结构与多个所述测试单元中的所述第二源极区均电连接。14、可选的，所述测试结构中包括多个所述引出结构，且多个所述引出结构分别与所述测试结构中的多个所述测试单元中的所述测试晶体管电连接。15、可选的，所述存储结构中包括沿所述第一方向和第三方向呈阵列排布的多个所述存储单元，所述存储结构还包括第一字线结构和第一屏蔽结构，所述第一字线结构包括多条沿所述第一方向间隔排布的第一字线，所述第一字线位于沿所述第三方向间隔排布的多个所述存储晶体管中的所述第一沟道区上，所述第一屏蔽结构包括沿所述第三方向延伸且位于沿所述第一方向相邻的两条所述第一字线之间的第一屏蔽线，所述第三方向平行于所述衬底的顶面，且所述第三方向与所述第一方向相交；16、所述测试结构中包括沿所述第一方向和所述第三方向呈阵列排布的多个所述测试单元，所述测试结构包括第二字线结构和第二屏蔽结构，所述第二字线结构包括多条沿所述第一方向间隔排布的第二字线，所述第二字线位于沿所述第三方向间隔排布的多个所述测试晶体管中的所述第二沟道区上，所述第二屏蔽结构包括沿所述第三方向延伸且位于沿所述第一方向相邻的两条所述第二字线之间的第二屏蔽线。17、可选的，所述第一字线结构包括沿所述第一方向间隔排布的多个第一字线组，每个所述第一字线组包括沿所述第一方向间隔排布的两条所述第一字线，所述第一字线组位于沿所述第一方向相邻的两个所述存储单元之间，所述第一屏蔽线位于沿所述第一方向相邻的两个所述第一字线组之间；18、所述第二字线结构包括沿所述第一方向间隔排布的多个第二字线组，每个所述第二字线组包括沿所述第一方向间隔排布的两条所述第二字线，所述第二字线组位于沿所述第一方向相邻的两个所述测试单元之间，所述第二屏蔽线位于沿所述第一方向相邻的两个所述第二字线组之间。19、可选的，所述测试结构中还包括位于所述第二介质层上方且同层设置的第一测试焊垫、第二测试焊垫和引出焊垫，所述第一测试焊垫与所述第二字线电连接，所述第二测试焊垫与所述第二屏蔽线电连接，所述引出焊垫与所述导电转接层电连接。20、为了解决上述问题，本发明还提供了一种如上所述的半导体结构的测试方法，包括如下步骤：21、开启所述测试单元中的所述测试晶体管，并通过所述引出结构向所述测试晶体管传输测试信号。22、为了解决上述问题，本发明再提供了一种半导体结构的形成方法，包括如下步骤：23、提供衬底，所述衬底包括存储区域、以及位于所述存储区域外部的测试区域；24、形成存储结构于所述存储区域、并形成测试结构于所述测试区域，所述存储结构至少包括沿第一方向间隔排布的多个存储单元，所述存储单元包括存储晶体管、以及沿第二方向位于所述存储晶体管上方且与所述存储晶体管电连接的电荷存储器，所述测试结构至少包括沿所述第一方向间隔排布的多个测试单元、以及沿所述第二方向位于所述测试单元上方的引出结构，所述测试单元包括测试晶体管，所述测试晶体管的结构与所述存储晶体管的结构相同，所述引出结构沿所述第二方向延伸且与所述测试晶体管电连接，所述第一方向平行于所述衬底的顶面，所述第二方向垂直于所述衬底的顶面。25、本发明提供的半导体结构及其形成方法、半导体结构的测试方法，通过在衬底上形成测试结构，且所述测试结构包括测试晶体管和引出结构，通过所述引出结构向所述测试晶体管传输测试信号或者通过所述引出结构将所述测试晶体管的信号引出，从而实现了对测试单元中测试晶体管电性能的测试，且由于所述测试晶体管的结构与存储单元中存储晶体管的结构相同，因而能够通过对所述测试晶体管性能的测试间接获得存储晶体管的测试结果，从而实现了对存储晶体管性能的测试。当前第1页12当前第1页12