集成功率器件及其制备方法与流程

本发明属于半导体集成电路设计及制造领域，特别是涉及一种集成功率器件及其制备方法。

背景技术：

1、在当前的集成功率器件中，基于所设计的电路，一般集成有不等电容值的一个或多个电容。集成的电容通常采用mim(metal insulator metal)结构。在晶圆上进行介电层沉积时，需求许多不同电容值的电容，但由于金属热传导优于半导体衬底(如氮化镓)的热传导，在下层金属面积大的区域，在该处沉积的电容介质层会比较厚，导致单位面积容值较小，而在下层金属面积较小的区域，在该处沉积的介质层厚度较薄，导致小尺寸电容处的单位面积容值较大。另外，为防止击穿，一般会在下层金属上形成电容保护环(capacitanceguard ring，cgr)，该电容保护环由介质材料形成，其介电常数高于电容介质层的介电常数。在电容保护环处，电容介质层容易形成高度不一的台阶，增加了单位面积容值的不稳定性。

2、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种集成功率器件及其制作方法，用于解决现有技术中集成功率器件中单位面积容值不稳定的问题。

2、为实现上述目的及其他相关目的，本发明提供一种集成功率器件的制作方法，包括步骤：1)提供一半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极；2)在所述源极、漏极和栅极上分别形成源接触电极、漏接触电极和栅接触电极；3)在所述半导体结构上覆盖介质层，所述介质层的顶面高于所述源接触电极、漏接触电极和栅接触电极；4)对所述介质层进行平坦化处理；5)在所述介质层中形成分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；6)在所述介质层上形成第一金属互联层，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；7)在所述电容底电极上制作电容保护环，所述电容保护环具有显露所述电容底电极的窗口；8)在所述电容保护环上覆盖电容介质层，所述电容介质层的顶面高于所述电容保护环的顶面；9)对所述电容介质层进行平坦化处理；10)在所述电容介质层中形成分别连接所述第一布线层的第二导电孔；11)在所述电容介质层上形成第二金属互联层，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。

3、可选地，所述半导体结构包括耗尽型器件，所述耗尽型器件包括：衬底；gan沟道层，位于所述衬底之上；algan势垒层，位于所述gan沟道层之上；

4、或者，所述半导体结构包括增强型器件，所述增强型器件包括：衬底；gan沟道层，位于所述衬底之上；algan势垒层，位于所述gan沟道层之上；p型gan增强型栅极，位于所述algan势垒层之上，所述p型gan增强型栅极两侧分别为源极和漏极。

5、可选地，所述半导体结构还包括：aln介质层，覆盖于所述p型gan增强型栅极和所述algan势垒层之上；sio2介质层，覆盖于所述aln介质层之上。

6、可选地，步骤1)还包括步骤：对gan沟道层进行he离子注入以形成隔离区，以实现晶体管之间的隔离。

7、可选地，步骤2)包括：2-1)在所述源极和漏极上分别形成源接触电极和漏接触电极；2-2)在源接触电极和漏接触电极上覆盖隔离介质层；2-3)在所述隔离介质层上形成aln介质层；2-4)在所述aln介质层和隔离介质层中形成栅极孔，并在所述栅极孔中形成栅接触电极。

8、可选地，所述制作方法还包括步骤：在所述aln介质层上形成场板层，所述场板层覆盖于所述栅接触电极与所述漏接触电极之间的部分区域。

9、可选地，所述电容保护环的材质为第一氮化硅，所述电容介质层的材质为第二氮化硅，其中，所述第一氮化硅的氮含量小于所述第二氮化硅的氮含量。

10、可选地，步骤9)对所述电容介质层进行平坦化处理的工艺包括化学机械抛光工艺。

11、可选地，所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，在步骤9)对电容介质层进行平坦化后，各所述电容底电极上的电容介质层的厚度相等。

12、本发明还提供一种集成功率器件，所述集成功率器件包括：半导体结构，所述半导体结构包括衬底和形成在衬底上的晶体管，所述晶体管包括源极、漏极和栅极，所述源极、漏极和栅极上分别形成有源接触电极、漏接触电极和栅接触电极；介质层，覆盖在所述半导体结构上，所述介质层具有平坦表面，所述介质层中形成有分别连接所述源接触电极、漏接触电极和栅接触电极的第一导电孔；第一金属互联层，形成在所述介质层上，所述第一金属互联层包括电容底电极和与所述第一导电孔连接的第一布线层；电容保护环，形成在所述电容底电极上，所述电容保护环具有显露所述电容底电极的窗口；电容介质层，覆盖在所述电容保护环和所述电容底电极上，所述电容介质层具有平坦表面，所述电容介质层中形成有分别连接所述第一布线层的第二导电孔；第二金属互联层，形成在所述电容介质层上，所述第二金属互联层包括电容顶电极以及与所述第二导电孔连接的第二布线层。

13、可选地，所述半导体结构包括：所述半导体结构包括耗尽型器件，所述耗尽型器件包括：衬底；gan沟道层，位于所述衬底之上；algan势垒层，位于所述gan沟道层之上；

14、或者，所述半导体结构包括增强型器件，所述增强型器件包括：衬底；gan沟道层，位于所述衬底之上；algan势垒层，位于所述gan沟道层之上；p型gan增强型栅极，位于所述algan势垒层之上，所述p型gan增强型栅极两侧分别为源极和漏极。

15、可选地，所述半导体结构还包括：aln介质层，覆盖于所述p型gan增强型栅极和所述algan势垒层之上；sio2介质层，覆盖于所述aln介质层之上。

16、可选地，还包括隔离区，所述隔离区通过在所述gan沟道层进行he离子注入形成，以实现晶体管之间的隔离。

17、可选地，所述集成功率器件还包括场板层，所述场板层覆盖于所述栅接触电极与所述漏接触电极之间的部分区域。

18、可选地，所述电容保护环的材质为第一氮化硅，所述电容介质层的材质为第二氮化硅，其中，所述第一氮化硅的氮含量小于所述第二氮化硅的氮含量。

19、可选地，所述第一金属互联层包含多个电容底电极，各所述电容底电极上均形成有相应的电容保护环、电容介质层和电容顶电极，其中，多个所述电容底电极中的至少两个具有不同的面积，各所述电容底电极上的电容介质层的厚度相等。

20、如上所述，本发明的集成功率器件及其制作方法，具有以下有益效果：

21、本技术提供一种集成功率器件，其电容介质通过平坦化处理而具有平整表面，使得电容介质层厚度一致，进而使得所有电容的介电层厚度一致，尤其是针对具有多个不同面积的电容底电极的电容，依然能保证每个电容的电容介质层的厚度一直，增加了单位面积容值的稳定性，解决小尺寸的电容容值偏大的问题。本发明可有效增加集成功率器件的可靠度并解决小尺寸的电容容值偏大的问题，减少寄生电容并简化设计，且具有较宽的工艺窗口，在需要设置电容的功率器件领域中，具有广泛的应用前景。