半导体器件及其形成方法与流程

本申请的实施例涉及一种半导体器件及其形成方法。

背景技术：

1、半导体集成电路(ic)行业经历了指数级增长。集成电路材料和设计的技术进步产生了一代又一代的集成电路，每一代的电路都比上一代更小、更复杂。在ic发展的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减少。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供好处。这种按比例缩小也增加了处理和制造ic的复杂性。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种半导体器件，包括：纳米结构的第一堆叠件；纳米结构的第二堆叠件，与第一堆叠件水平偏移；第一源极/漏极区，邻接纳米结构的第一堆叠件；第二源极/漏极区，邻接纳米结构的第二堆叠件；壁结构，位于第一堆叠件与第二堆叠件之间并且与第一堆叠件的纳米结构间隔开；以及第一栅极结构。第一栅极结构包括：栅极介电层，包裹环绕第一堆叠件的纳米结构；和导电芯层，位于栅极介电层上，其中，第一堆叠件的一个纳米结构与壁结构之间的导电芯层的厚度在0纳米至1纳米的范围内。

2、根据本申请的实施例的另一个方面，提供了一种形成半导体器件的方法，包括：形成纳米结构的第一堆叠件和纳米结构的第二堆叠件；在第一堆叠件和第二堆叠件上方形成牺牲栅极结构；形成第一源极/漏极区和第二源极/漏极区，第一源极/漏极区邻接第一堆叠件，并且第二源极/漏极区邻接第二堆叠件；通过去除牺牲栅极结构来形成栅极沟槽；在栅极沟槽中形成壁结构；以及形成栅极结构，栅极结构包裹环绕第一堆叠件和第二堆叠件并且邻接壁结构，其中，栅极结构和壁结构的上表面基本上共面。

3、根据本申请的实施例的又一个方面，提供了一种半导体器件，包括：纳米结构的第一堆叠件；与第一堆叠件水平偏移的纳米结构的第二堆叠件；第一源极/漏极区，邻接纳米结构的第一堆叠件；第二源极/漏极区，邻接纳米结构的第二堆叠件；壁结构，位于第一堆叠件与第二堆叠件之间并且通过第一开口与第一堆叠件的纳米结构间隔开；侧壁间隔件，从第一堆叠件延伸到第二堆叠件；以及第一栅极结构，第一栅极结构包括栅极介电层，栅极介电层包裹环绕第一堆叠件的纳米结构并在第一开口中合并。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述壁结构包括：

3.根据权利要求1所述的半导体器件，还包括：

4.根据权利要求3所述的半导体器件，还包括：

5.根据权利要求1所述的半导体器件，还包括：

6.根据权利要求1所述的半导体器件，其中，所述第一堆叠件包括：

7.根据权利要求1所述的半导体器件，还包括：

8.根据权利要求7所述的半导体器件，还包括：

9.一种形成半导体器件的方法，包括：

10.一种半导体器件，包括：

技术总结
一种半导体器件，包括：纳米结构的第一堆叠件；纳米结构的第二堆叠件，与第一堆叠件水平偏移；第一源极/漏极区，邻接纳米结构的第一堆叠件；第二源极/漏极区，邻接纳米结构的第二堆叠件；壁结构，位于第一堆叠件与第二堆叠件之间并且与第一堆叠件的纳米结构间隔开；以及第一栅极结构，第一栅极结构包括：栅极介电层，包裹环绕第一堆叠件的纳米结构；和导电芯层，位于栅极介电层上，其中，第一堆叠件的一个纳米结构与壁结构之间的导电芯层的厚度在0纳米至1纳米的范围内。本申请的实施例还提供了一种形成半导体器件的方法。

技术研发人员：潘冠廷,江国诚,朱熙甯,王志豪
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/16