超级结沟槽栅MOSFET及其制备方法与流程

本申请涉及半导体制造，具体涉及一种超级结沟槽栅mosfet及其制备方法。

背景技术：

1、沟槽栅mosfet器件广泛用于功率转换电路，常用于功率开关器件。沟槽栅的导通电阻(r_sp)和击穿电压(bv)是其重要的参数指标之一，获得更高的击穿电压以及更低的导通电阻可以提高产品的竞争力。为了改善中高压(50v～200v)的沟槽栅mosfet的导通电阻，通过注入实现的超结-沟槽栅概念被提了出来。

2、以n沟道沟槽栅为例，为了改善超级结-沟槽栅器件的特性，通过高能p型离子注入形成p-pillar(p型柱体区)，用于辅助漂移区耗尽，可使得整个外延层的浓度提高。

3、但是，通过离子注入形成的p-pillar，对于小尺寸的原胞(cell)，由于深宽比的限制，会导致p-pillar过度向外延层横向扩散，使得器件漂移区的电阻增大，导致器件的导通电阻增大。

技术实现思路

1、本申请提供了一种超级结沟槽栅mosfet及其制备方法，可以解决目前沟槽栅mosfet中，p-pillar过度向外延层横向扩散导致器件的导通电阻增大的问题。

2、一方面，本申请实施例提供了一种超级结沟槽栅mosfet的制备方法，包括：

3、提供一衬底，所述衬底的正面依次形成有外延层和硬掩膜层，所述外延层中分别形成有体区、第一重掺杂区和阵列排布的沟槽栅结构，所述体区位于相邻的所述沟槽栅结构之间，所述第一重掺杂区位于所述体区上；

4、刻蚀所述沟槽栅结构之间的所述硬掩膜层、所述第一重掺杂区、所述体区和所述外延层，以形成深沟槽；

5、形成柱体层结构，其中，所述柱体层结构包括：阻挡层和柱体层，所述阻挡层覆盖所述深沟槽的部分侧壁，所述柱体层覆盖所述阻挡层以及填充所述深沟槽；

6、去除所述硬掩膜层；

7、形成层间介质层，所述层间介质层覆盖所述沟槽栅结构、所述第一重掺杂区和所述柱体层结构；

8、刻蚀所述层间介质层和部分厚度的所述柱体层，以形成接触孔；

9、通过离子注入工艺，在所述接触孔底部的所述柱体层中形成第二重掺杂区；以及

10、分别形成源端-体区端金属层和漏端金属层，所述源端-体区端金属层覆盖所述层间介质层以及填充所述接触孔，所述漏端金属层覆盖所述衬底的背面。

11、可选的，在所述超级结沟槽栅mosfet的制备方法中，形成柱体层结构的步骤包括：

12、形成阻挡层，所述阻挡层覆盖所述深沟槽的侧壁；

13、形成第一厚度的柱体层，所述第一厚度的柱体层覆盖所述深沟槽的底壁以及填充所述深沟槽的部分空间；

14、去除所述深沟槽靠近顶端的侧壁上的阻挡层；以及

15、形成第二厚度的柱体层，所述第二厚度的柱体层覆盖所述第一厚度的柱体层以及填充所述深沟槽的剩余空间。

16、可选的，在所述超级结沟槽栅mosfet的制备方法中，形成阻挡层的步骤包括：

17、形成阻挡材料层，所述阻挡材料层覆盖所述深沟槽的底壁和侧壁；

18、去除所述深沟槽的底壁上的阻挡材料层，并保留所述深沟槽的侧壁上的阻挡材料层以得到所述阻挡层。

19、可选的，在所述超级结沟槽栅mosfet的制备方法中，采用各向异性刻蚀工艺刻蚀所述深沟槽的底壁上的阻挡材料层。

20、可选的，在所述超级结沟槽栅mosfet的制备方法中，形成第一厚度的柱体层的步骤包括：

21、形成柱体材料层，所述柱体材料层填充所述深沟槽以及覆盖所述硬掩膜层；

22、研磨去除超出所述硬掩膜层表面的所述柱体材料层；

23、刻蚀所述深沟槽中一定厚度的柱体层以得到第一厚度的柱体层。

24、可选的，在所述超级结沟槽栅mosfet的制备方法中，采用各向同性刻蚀工艺刻蚀所述深沟槽靠近顶端的侧壁上的阻挡层。

25、可选的，在所述超级结沟槽栅mosfet的制备方法中，形成柱体层结构的步骤包括：

26、形成阻挡层，所述阻挡层覆盖所述深沟槽的底壁和侧壁；

27、去除所述深沟槽底壁的阻挡层以及去除所述深沟槽靠近顶端的侧壁上的阻挡层；

28、形成柱体层，所述柱体层覆盖所述阻挡层以及填充所述深沟槽。

29、可选的，在所述超级结沟槽栅mosfet的制备方法中，所述阻挡层的厚度为

30、可选的，在所述超级结沟槽栅mosfet的制备方法中，所述柱体层的离子掺杂浓度为1e15/cm3～1e18/cm3。

31、可选的，在所述超级结沟槽栅mosfet的制备方法中，所述柱体层的材质为多晶硅。

32、另一方面，本申请实施例还提供了一种超级结沟槽栅mosfet，包括：

33、衬底，所述衬底的正面依次形成有外延层，所述外延层中分别形成有体区、第一重掺杂区和阵列排布的沟槽栅结构，所述体区位于相邻的所述沟槽栅结构之间，所述第一重掺杂区位于所述体区上；

34、深沟槽，所述深沟槽位于所述沟槽栅结构之间的所述第一重掺杂区、所述体区和所述外延层中；

35、柱体层结构，其中，所述柱体层结构包括：阻挡层和柱体层，所述阻挡层覆盖所述深沟槽的部分侧壁，所述柱体层覆盖所述阻挡层以及填充所述深沟槽；

36、接触孔，所述接触孔位于所述层间介质层和部分厚度的所述柱体层中；

37、第二重掺杂区，所述第二重掺杂区位于所述接触孔底部的所述柱体层中；

38、层间介质层，所述层间介质层覆盖所述沟槽栅结构和所述沟槽栅结构侧的所述第一重掺杂区；以及

39、源端-体区端金属层和漏端金属层，所述源端-体区端金属层覆盖所述层间介质层以及填充所述接触孔，所述漏端金属层覆盖所述衬底的背面。

40、本申请技术方案，至少包括如下优点：

41、本申请通过刻蚀在所述沟槽栅结构之间的所述第一重掺杂区、所述体区和所述外延层中形成深沟槽；并在深沟槽侧壁上形成阻挡层；接着再形成柱体层，利用阻挡层和柱体层作为辅助漂移区耗尽的柱体区结构，该结构中的阻挡层可以将柱体层与漂移区(外延层)分隔，有效降低杂质过度向外延层横向扩散，从而改善漂移区电阻，进而优化小尺寸原胞器件的导通电阻rsp，同时也有利于超级结沟槽栅mosfet器件尺寸的进一步微缩。

技术特征：

1.一种超级结沟槽栅mosfet的制备方法，其特征在于，包括：

2.根据权利要求1所述的超级结沟槽栅mosfet的制备方法，其特征在于，形成柱体层结构的步骤包括：

3.根据权利要求2所述的超级结沟槽栅mosfet的制备方法，其特征在于，形成阻挡层的步骤包括：

4.根据权利要求2所述的超级结沟槽栅mosfet的制备方法，其特征在于，采用各向异性刻蚀工艺刻蚀所述深沟槽的底壁上的阻挡材料层。

5.根据权利要求2所述的超级结沟槽栅mosfet的制备方法，其特征在于，形成第一厚度的柱体层的步骤包括：

6.根据权利要求2所述的超级结沟槽栅mosfet的制备方法，其特征在于，采用各向同性刻蚀工艺刻蚀所述深沟槽靠近顶端的侧壁上的阻挡层。

7.根据权利要求1所述的超级结沟槽栅mosfet的制备方法，其特征在于，形成柱体层结构的步骤包括：

8.根据权利要求1所述的超级结沟槽栅mosfet的制备方法，其特征在于，所述阻挡层的厚度为

9.根据权利要求1所述的超级结沟槽栅mosfet的制备方法，其特征在于，所述柱体层的离子掺杂浓度为1e15/cm3～1e18/cm3。

10.根据权利要求1所述的超级结沟槽栅mosfet的制备方法，其特征在于，所述柱体层的材质为多晶硅。

11.一种超级结沟槽栅mosfet，其特征在于，包括：

技术总结
本申请提供一种超级结沟槽栅MOSFET及其制备方法，其中制备方法包括：提供一衬底，衬底正面依次形成有外延层和硬掩膜层，外延层中形成有体区、第一重掺杂区和阵列排布的沟槽栅结构；形成深沟槽；形成阻挡层；形成柱体层；形成层间介质层；形成第二重掺杂区；分别形成源端‑体区端金属层和漏端金属层。本申请通过深沟槽刻蚀，并在深沟槽侧壁上形成阻挡层，再沉积柱体层来作为辅助漂移区(外延层)耗尽的柱体区结构，该结构中的阻挡层可以将柱体层与漂移区分隔，有效降低杂质横向扩散，改善漂移区电阻，进而优化小尺寸原胞器件的导通电阻。

技术研发人员：张引桐,许昭昭,钱文生
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：
技术公布日：2024/1/15