一种增强型半导体器件及其制备方法与流程

本发明涉及半导体，特别地涉及一种增强型半导体器件及其制备方法。

背景技术：

1、iii-v族化合物是重要的半导体材料，例如aln、gan、inn、alp、gaas及这些材料的化合物，如algan、ingan、alingan等。由于iii-v族化合物具有直接带隙、宽禁带、高击穿电场强度等优点，以gan为代表的iii-v族化合物半导体广泛应用在发光器件、电力电子、射频器件等领域。

2、iii-v族化合物是一类极性半导体材料。在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在能够吸引可移动的电子或空穴等载流子，从而形成二维电子气（2deg）或二维空穴气（2dhg），并且具有较高的面电荷密度。同时，由于不需要对半导体材料进行掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。

3、目前行业内常用的iii-v族化合物半导体器件绝大多数为耗尽型横向功率器件，而横向型的功率器件面临着一些关键问题，如：栅极或漏极处存在的尖峰电场导致器件提前击穿；为满足大功率器件需求，随着功率的增大，器件面积不得已需要急剧增大；从电路应用的安全性角度来看，增强型器件相对于耗尽型器件更加安全。因而目前亟需一种增强型的垂直器件，用以克服前述横向型器件存在的性能问题，且满足电路应用中的安全需求。

技术实现思路

1、针对现有技术中存在的技术问题，本发明提出了一种增强型半导体器件及其制备方法，用以提供一种性能良好、能够实现常关需求的垂直半导体器件。

2、为了解决上述技术问题，根据本发明的一个方面，本发明提供了一种增强型半导体器件，包括沟道层、第一势垒层、第二势垒层、第一电极、第二电极和第三电极。所述沟道层包括第一垂直界面和晶向相反的第二垂直界面；所述第一势垒层自所述沟道层的所述第一垂直界面外延生长得到；所述第二势垒层自所述沟道层的所述第二垂直界面外延生长得到；其中，在所述沟道层中靠近所述沟道层与第一势垒层界面的附近包括有垂直方向中断的第一载流子气和第二载流子气，所述第一载流子气和所述第二载流子气为二维空穴气或二维电子气；所述沟道层、所述第一势垒层和所述第二势垒层分别为iii-v族化合物的半导体层；所述第一电极提供在对应第一载流子气的所述沟道层上；所述第二电极提供在对应第二载流子气的所述沟道层上；所述第三电极直接或间接地提供在所述第二势垒层上，且覆盖所述第一载流子气和第二载流子气中断的半导体层区域，在对所述第三电极外加电压时能够在第一电极和第二电极之间形成导电通路。

3、可选地，所述沟道层从上向下依次至少包括第一沟道层、第二沟道层和第三沟道层，在所述第二沟道层中靠近所述第二沟道层与所述第一势垒层界面附近的载流子被耗尽，在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层界面的附近包括第一载流子气，在所述第三沟道层中靠近所述第三沟道层与所述第一势垒层界面的附近包括第二载流子气；当第一沟道层为n型、第二沟道层为p型和第三沟道层为n型时，第一沟道层中的所述第一载流子气和第三沟道层中的第二载流子气为二维电子气；当第一沟道层为p型、第二沟道层为n型和第三沟道层为p型时，第一沟道层中的所述第一载流子气和第三沟道层中的第二载流子气为二维空穴气。

4、可选地，所述沟道层还在所述第二沟道层和所述第三沟道层之间或第三沟道层中包括耐压层，所述耐压层为非故意掺杂的iii-v族化合物或掺杂碳或铁的iii-v族化合物。

5、可选地，第一垂直界面侧的区域包括刻蚀区域，所述刻蚀区域用于在物理上断开第一沟道层中的第一载流子气与第三沟道层中的第二载流子气的电连接通路。

6、可选地，所述第一电极提供在对应第一载流子气的所述沟道层的顶部，与所述沟道层形成欧姆接触。

7、可选地，所述第一电极自所述沟道层顶部向内伸入到第一载流子气和第二载流子气中断的区域内。

8、可选地，所述第二电极提供在对应第二载流子气的所述沟道层的底部，与所述沟道层形成欧姆接触。

9、可选地，所述的增强型半导体器件进一步包括衬底，所述衬底包括具有高度差的第一台面和第二台面，连接所述第一台面和所述第二台面的衬底台阶侧面具备六轴对称性；对应地，所述沟道层自所述衬底台阶侧面外延得到。

10、可选地，所述的增强型半导体器件进一步包括成核层，自所述衬底台阶侧面外延得到所述成核层，以所述成核层为核心外延得到所述沟道层；或者，包括成核层和缓冲层，自所述衬底台阶侧面外延得到所述成核层，以所述成核层为核心外延得到所述缓冲层，自所述缓冲层外延得到所述沟道层。

11、根据本发明的另一个方面，本发明还提供了一种增强型半导体器件制备方法，包括以下步骤：

12、提供沟道层，其包括第一垂直界面和晶向相反的第二垂直界面；

13、自所述沟道层的外表面外延生长得到势垒层，其中，自所述第一垂直界面外延生长得到第一势垒层，自第二垂直界面外延生长得到第二势垒层；

14、其中，在所述沟道层中靠近所述沟道层与第一势垒层界面的附近包括有垂直方向中断的第一载流子气和第二载流子气，所述第一载流子气和所述第二载流子气为二维空穴气或二维电子气；所述沟道层、所述第一势垒层和所述第二势垒层分别为iii-v族化合物的半导体层；

15、在对应第一载流子气的所述沟道层上提供第一电极；

16、在对应第二载流子气的所述沟道层上提供第二电极；以及

17、直接或间接地在所述第二势垒层上提供第三电极，所述第三电极覆盖对应所述第一载流子气和第二载流子气中断的半导体层区域，在外加电压时所述第三电极能够在第一电极和第二电极之间形成导电通路。

18、可选地，在提供沟道层时，从下向上依次提供第三沟道层、第二沟道层和第一沟道层，在所述第二沟道层中靠近所述第二沟道层与所述第一势垒层界面附近的载流子被耗尽，在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层界面的附近包括第一载流子气，在所述第三沟道层中靠近所述第三沟道层与所述第一势垒层界面的附近包括第二载流子气；

19、当第一沟道层为n型、第二沟道层为p型和第三沟道层为n型时，第一沟道层中的所述第一载流子气和第三沟道层中的第二载流子气为二维电子气；

20、当第一沟道层为p型、第二沟道层为n型和第三沟道层为p型时，第一沟道层中的所述第一载流子气和第三沟道层中的第二载流子气为二维空穴气。

21、本发明实现了增强型半导体器件，在远离提供载流子气的半导体层侧面提供用于控制器件导通的电极，避免了在提供电极时的刻蚀工艺对载流子气的损伤，因而有效地降低了导通电阻，使器件具有良好的开关特性，在使用中更安全。另外，由于本发明实现了器件的垂直型结构，因而能够有提效提升器件的集成密度，并且简化了制备工艺，能够有效降低生产成本。

技术特征：

1.一种增强型半导体器件，其特征在于，包括：

2.根据权利要求1所述的增强型半导体器件，其特征在于，所述沟道层从上向下依次包括第一沟道层、第二沟道层和第三沟道层，在所述第二沟道层中靠近所述第二沟道层与所述第一势垒层界面附近的载流子被耗尽，在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层界面的附近包括所述第一载流子气，在所述第三沟道层中靠近所述第三沟道层与所述第一势垒层界面的附近包括所述第二载流子气；

3.根据权利要求2所述的增强型半导体器件，其特征在于，所述沟道层还在所述第二沟道层和所述第三沟道层之间或者在所述第三沟道层中间包括耐压层。

4.根据权利要求2所述的增强型半导体器件，其特征在于，所述第一垂直界面侧的区域包括刻蚀区域，所述刻蚀区域用于在物理上断开所述第一沟道层中的所述第一载流子气与所述第三沟道层中的所述第二载流子气的电连接通路。

5.根据权利要求1所述的增强型半导体器件，其特征在于，所述第一电极提供在对应第一载流子气的所述沟道层的顶部，与所述沟道层形成欧姆接触。

6.根据权利要求5所述的增强型半导体器件，其特征在于，所述第一电极自所述沟道层顶部向内伸入到所述第一载流子气和所述第二载流子气中断的区域内。

7.根据权利要求1所述的增强型半导体器件，其特征在于，所述第二电极提供在对应第二载流子气的所述沟道层的底部，与所述沟道层形成欧姆接触。

8.根据权利要求1所述的增强型半导体器件，其特征在于，进一步包括衬底，所述衬底包括具有高度差的第一台面和第二台面，连接所述第一台面和所述第二台面的衬底台阶侧面具备六轴对称性；对应地，所述沟道层自所述衬底台阶侧面外延得到。

9.根据权利要求8所述的增强型半导体器件，其特征在于，进一步包括成核层，自所述衬底台阶侧面外延得到所述成核层，以所述成核层为核心外延得到所述沟道层；或者，包括成核层和缓冲层，自所述衬底台阶侧面外延得到所述成核层，以所述成核层为核心外延得到所述缓冲层，自所述缓冲层外延得到所述沟道层。

10.一种增强型半导体器件制备方法，其特征在于，包括：

11.根据权利要求10所述的增强型半导体器件制备方法，其特征在于，在提供沟道层时，从下向上依次提供第三沟道层、第二沟道层和第一沟道层，在所述第二沟道层中靠近所述第二沟道层与所述第一势垒层界面附近的载流子被耗尽，在所述第一沟道层中靠近所述第一沟道层与所述第一势垒层界面的附近包括所述第一载流子气，在所述第三沟道层中靠近所述第三沟道层与所述第一势垒层界面的附近包括所述第二载流子气；

技术总结
本发明涉及一种增强型半导体器件及其制备方法，属于半导体技术领域，用以提供一种性能良好、能够实现常关需求的垂直型半导体器件。所述增强型半导体器件包括沟道层、第一势垒层、第二势垒层、第一电极、第二电极和第三电极，第一势垒层自沟道层的第一垂直界面外延生长得到；第二势垒层自沟道层的第二垂直界面外延生长得到；在沟道层中靠近沟道层与第一势垒层界面的附近包括有垂直方向中断的第一载流子气和第二载流子气；第三电极直接或间接地提供在第二势垒层上，且覆盖第一载流子气和第二载流子气中断的半导体层区域。本发明实施例提供的增强型半导体器件导通电阻低，开关特性好，使用安全。

技术研发人员：闫韶华,陈龙,刘庆波,黎子兰
受保护的技术使用者：广东致能科技有限公司
技术研发日：
技术公布日：2024/1/15