半导体器件及其制作方法与流程

本发明涉及半导体集成电路，特别涉及一种半导体器件及其制作方法。

背景技术：

1、屏蔽栅沟槽(shield gate trench，sgt)mos器件是目前中低压领域中最先进的功率mosfet器件技术，能够降低器件的导通损耗和开关损耗，提高器件的使用效率。sgt mos器件的栅极结构包括源极多晶硅和栅极多晶硅，栅极多晶硅用作栅电极，源极多晶硅通常也称为屏蔽栅，都形成于沟槽中且相互通过栅间氧化层绝缘隔离开。

2、传统的栅极多晶硅采用中掺杂多晶硅，电阻率ρ与轻掺杂多晶硅相比已经降低，但栅极电阻rg并未有突破性的优化。并且，随着低导通电阻的需求，芯片面积不断增大，单根栅极多晶硅的传导长度l加长，根据r＝ρl/s，实际器件的栅极电阻rg将数倍增大，直接影响了器件的动态特性。

技术实现思路

1、本发明的目的在于提供一种半导体器件及其制作方法，能够降低栅极电阻，提高器件的性能。

2、为解决上述技术问题，根据本发明的第一个方面，提供了一种半导体器件，包括：

3、衬底，位于所述衬底内的多个沟槽，所述沟槽内形成有屏蔽栅以及位于所述屏蔽栅上方的控制栅；以及

4、金属层，位于所述控制栅上，所述金属层与所述控制栅共同构成栅极。

5、可选的，所述金属层的材质包含钨、铝或铜。

6、可选的，所述半导体器件还包括：第一层间介质层，位于所述衬底上；所述第一层间介质层内形成有多个暴露所述控制栅的凹槽，所述金属层位于所述凹槽内。

7、可选的，所述半导体器件还包括接触层，所述接触层覆盖所述凹槽的侧壁及底部。

8、可选的，所述半导体器件还包括：

9、第二层间介质层，位于所述第一层间介质层上；

10、第一掺杂区，位于相邻所述沟槽之间的所述衬底内；

11、第二掺杂区，位于相邻所述沟槽之间的所述衬底内，且相较于所述第一掺杂区更远离所述第一层间介质层；

12、第一接触插塞，贯穿所述第二层间介质层，且与所述金属层接触；以及

13、第二接触插塞，贯穿所述第二层间介质层与所述第一层间介质层，且与所述第二掺杂区接触。

14、为解决上述技术问题，根据本发明的第二个方面，还提供了一种半导体器件的制作方法，包括以下步骤：

15、提供衬底，在所述衬底内形成沟槽，在所述沟槽内形成屏蔽栅以及位于所述屏蔽栅上方的控制栅；以及

16、在所述控制栅上形成金属层，所述金属层与所述控制栅共同构成栅极。

17、可选的，所述金属层的材质包含钨、铝或铜。

18、可选的，在所述控制栅上形成金属层的方法包括：

19、形成第一层间介质层，所述第一层间介质层覆盖所述衬底与所述控制栅；

20、对所述第一层间介质层进行刻蚀，以形成多个暴露所述控制栅的凹槽；

21、在所述凹槽内填充金属材料形成所述金属层。

22、可选的，在形成所述第一层间介质层之前，所述制作方法还包括：

23、形成第一掺杂区，所述第一掺杂区位于相邻所述沟槽之间的所述衬底内；以及

24、形成第二掺杂区，所述第二掺杂区位于相邻所述沟槽之间的所述衬底内，且所述第二掺杂区相较于所述第一掺杂区更远离所述第一层间介质层；

25、在形成所述凹槽之后，在形成所述金属层之前，所述制作方法还包括：

26、形成接触层，所述接触层覆盖所述凹槽的侧壁、底部以及所述第一层间介质层的表面。

27、可选的，形成所述金属层之后，所述制作方法还包括：

28、形成第二层间介质层，所述第二层间介质层覆盖所述第一层间介质层与所述金属层；

29、刻蚀所述第二介质层，形成多个第一通孔与第二通孔，所述第一通孔暴露出部分所述金属层，所述第二通孔暴露出部分所述第二掺杂区；以及

30、填充导电材料在所述第一通孔与所述第二通孔中，以形成第一接触插塞与第二接触插塞。

31、综上所述，在本发明提供的半导体器件及其制作方法中，在控制栅上形成金属层，将所述金属层与所述控制栅共同作为栅极，金属层的电阻比较低，同时由于金属层的设置，栅极的横截面积增大，从而降低了栅极电阻，提高了器件的性能。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述金属层的材质包含钨、铝或铜。

3.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括：第一层间介质层，位于所述衬底上；所述第一层间介质层内形成有多个暴露所述控制栅的凹槽，所述金属层位于所述凹槽内。

4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括接触层，所述接触层覆盖所述凹槽的侧壁及底部。

5.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括：

6.一种半导体器件的制作方法，其特征在于，包括以下步骤：

7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述金属层的材质包含钨、铝或铜。

8.根据权利要求6所述的半导体器件的制作方法，其特征在于，在所述控制栅上形成金属层的方法包括：

9.根据权利要求8所述的半导体器件的制作方法，其特征在于，在形成所述第一层间介质层之前，所述制作方法还包括：

10.根据权利要求9所述的半导体器件的制作方法，其特征在于，形成所述金属层之后，所述制作方法还包括：

技术总结
本发明提供一种半导体器件及其制作方法，所述半导体器件包括：衬底，位于所述衬底内的多个沟槽，所述沟槽内形成有屏蔽栅以及位于所述屏蔽栅上方的控制栅；金属层，位于所述控制栅上，所述金属层与所述控制栅共同构成栅极。本发明中在控制栅上设置金属层，将所述金属层与所述控制栅共同作为栅极，金属层的电阻比较低，同时由于金属层的设置，栅极的横截面积增大，从而降低了栅极电阻，提高了器件的性能。

技术研发人员：陆凌杰,何云,王珏
受保护的技术使用者：绍兴中芯集成电路制造股份有限公司
技术研发日：
技术公布日：2024/1/16