半导体器件的制作方法

本公开涉及一种半导体器件。

背景技术：

1、随着对半导体器件的高性能、高速和多功能性的需求增加，半导体器件的集成度也增加。需要具有精细宽度或精细分离距离的图案以提供增加的集成水平。另外，已经开发了具有3维沟道结构的半导体器件，以克服由于平面金属氧化物半导体场效应晶体管(mosfet)的尺寸减小而导致的操作特性的限制。

技术实现思路

1、本公开的一个或更多个实施方式提供了一种具有提高的电特性的半导体器件。

2、根据本公开的一实施方式，一种半导体器件包括在衬底上的有源区。有源区在平行于衬底的上表面的第一方向上延伸。多个沟道层在有源区上。所述多个沟道层在垂直于衬底的上表面的垂直方向上彼此间隔开。栅极结构在衬底上并在平行于衬底的上表面且与第一方向交叉的第二方向上延伸。栅极结构与有源区和所述多个沟道层交叉。栅极结构分别包围所述多个沟道层。源极/漏极区在栅极结构的至少一侧在有源区上并直接接触所述多个沟道层。接触插塞连接到源极/漏极区。接触插塞包括直接接触源极/漏极区的金属半导体化合物层、在金属半导体化合物层上的阻挡层、以及在阻挡层上的插塞导电层。接触插塞包括位于金属半导体化合物层和阻挡层彼此直接接触的位置处的第一倾斜表面和第二倾斜表面。阻挡层包括在其外侧表面上朝向栅极结构突出的第一端和第二端。第一端和第二端位于比所述多个沟道层当中的最上面的沟道层的上表面高的水平处。金属半导体化合物层的最上部位于比源极/漏极区的上表面高的水平处。

3、根据本公开的一实施方式，一种半导体器件包括在衬底上的有源区。有源区在平行于衬底的上表面的第一方向上延伸。多个沟道层在有源区上。所述多个沟道层在垂直于衬底的上表面的垂直方向上彼此间隔开。栅极结构在衬底上并在平行于衬底的上表面且与第一方向交叉的第二方向上延伸。栅极结构与有源区和所述多个沟道层交叉。栅极结构分别包围所述多个沟道层。源极/漏极区在栅极结构的至少一侧在有源区上并直接接触所述多个沟道层。接触插塞连接到源极/漏极区。接触插塞包括直接接触源极/漏极区的金属半导体化合物层、在金属半导体化合物层上的阻挡层、以及在阻挡层上的插塞导电层。阻挡层包括在其外侧表面上朝向栅极结构突出的第一端和第二端。第一端和第二端位于比源极/漏极区的上表面高的水平处。

4、根据本公开的一实施方式，一种半导体器件包括在衬底上的有源区。有源区在平行于衬底的上表面的第一方向上延伸。栅极结构在衬底上并在平行于衬底的上表面且与第一方向交叉的第二方向上延伸。栅极结构与有源区交叉。源极/漏极区在栅极结构的至少一侧在有源区上。接触插塞连接到源极/漏极区。接触插塞包括直接接触源极/漏极区的金属半导体化合物层、阻挡层以及在阻挡层上的插塞导电层。阻挡层包括在其外侧表面上朝向栅极结构突出的第一端和第二端。第一端和第二端位于比源极/漏极区的上表面高的水平处。金属半导体化合物层在中心区域中具有第一厚度，并且在中心区域之外的外围区域中具有小于第一厚度的第二厚度。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中所述第一倾斜表面和所述第二倾斜表面相对于所述源极/漏极区的所述上表面倾斜。

3.根据权利要求1所述的半导体器件，其中所述第一端和所述第二端具有圆化形状。

4.根据权利要求1所述的半导体器件，其中所述第一端和所述第二端具有尖头形状。

5.根据权利要求1所述的半导体器件，其中所述第一端和所述第二端设置在所述金属半导体化合物层的所述最上部上。

6.根据权利要求1所述的半导体器件，其中所述第一倾斜表面连接到所述第一端，并且所述第二倾斜表面连接到所述第二端。

7.根据权利要求1所述的半导体器件，其中所述第一端和所述第二端位于比所述源极/漏极区的所述上表面高的水平处。

8.根据权利要求1所述的半导体器件，其中所述插塞导电层包括对应于所述第一端和所述第二端的突出区域。

9.根据权利要求1所述的半导体器件，进一步包括位于所述阻挡层和所述金属半导体化合物层之间的包含空气的空隙。

10.根据权利要求1所述的半导体器件，其中：

11.根据权利要求1所述的半导体器件，其中所述第一端和所述第二端位于彼此不同的水平处。

12.根据权利要求1所述的半导体器件，进一步包括覆盖所述源极/漏极区的层间绝缘层，

13.根据权利要求12所述的半导体器件，其中所述第一端和所述第二端通过所述层间绝缘层与所述栅极结构间隔开。

14.根据权利要求13所述的半导体器件，其中所述第三倾斜表面和所述第四倾斜表面具有相对于所述源极/漏极区的所述上表面的倾斜表面。

15.一种半导体器件，包括：

16.根据权利要求15所述的半导体器件，其中：

17.根据权利要求16所述的半导体器件，其中沿着所述垂直方向，所述阻挡层包括在所述阻挡层的所述外侧表面之间具有一宽度的部分，所述宽度从下端到所述第一端和所述第二端的水平逐渐增大且从高于所述第一端和所述第二端的水平朝向所述阻挡层的最上部逐渐减小。

18.根据权利要求15所述的半导体器件，其中所述第一端和所述第二端具有尖头形状。

19.根据权利要求15所述的半导体器件，其中所述第一端和所述第二端位于比所述多个沟道层当中的最上面的沟道层的上表面高的水平处。

20.一种半导体器件，包括：

技术总结
一种半导体器件包括：在衬底上的有源区；彼此间隔开的多个沟道层；在衬底上的栅极结构；在栅极结构的至少一侧的源极/漏极区；以及连接到源极/漏极区的接触插塞。接触插塞包括金属半导体化合物层和在金属半导体化合物层上的阻挡层。接触插塞包括位于金属半导体化合物层和阻挡层彼此直接接触的位置处的第一倾斜表面和第二倾斜表面。阻挡层包括朝向栅极结构突出的第一端和第二端。第一端和第二端位于比最上面的沟道层的上表面高的水平处。金属半导体化合物层的最上部位于比源极/漏极区的上表面高的水平处。

技术研发人员：刘庭均,朴俊起,金成焕,金完敦,成石铉,李贤培
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/4/24