改善分立器件翘曲度的方法与流程

本申请涉及半导体，具体涉及一种改善分立器件翘曲度的方法。

背景技术：

1、在分立器件特别是分离栅高压器件（sgt）上普遍存在着翘曲度的问题，翘曲过大的晶圆（wafer）变形严重。变形严重的晶圆在机台进行传送时，传送部件无法在晶圆晶背进行真空吸附，无法传送晶圆，甚至发生掉片。在图形化区域，因翘曲度过大而无法进行工艺。在湿法刻蚀区域，因翘曲度过大而造成在酸液刻蚀工艺过程中，相邻槽位的晶圆间距过小，加上液体表面张力而发生粘片。在炉管高温工艺过程中，因翘曲度过大而造成晶圆边缘翘起触碰到晶舟槽发生刮伤。上述翘曲问题都发生在晶圆生产前段工艺过程。

2、目前解决前段翘曲度的方法主要有通过翻转晶圆晶背沉积膜层、设计调整沟槽的方向、晶背贴膜等方法进行改善，但是上述各方法存在工艺复杂、成本高以及潜在的污染问题。

技术实现思路

1、鉴于此，本申请提供一种改善分立器件翘曲度的方法，以解决传统方案存在工艺复杂、成本高以及潜在的污染问题。

2、本申请提供一种改善分立器件翘曲度的方法，包括如下步骤：

3、在半导体器件最顶层沉积ild膜层，采用cmp工艺将所述ild膜层磨平；

4、在半导体器件的正面和背面分别形成多晶硅应力层，沉积所述多晶硅应力层的温度范围包括500℃~600℃，所述多晶硅应力层用于向所述半导体器件施加应力，以减小所述半导体器件的翘曲度；

5、去除位于所述半导体器件正面的多晶硅应力层；

6、形成接触孔，后续不包含热退火工艺。

7、可选地，位于所述半导体器件背面的所述多晶硅应力层向所述半导体器件施加张应力。

8、可选地，所述多晶硅应力层的厚度范围包括100a~32000a。

9、可选地，所述去除位于所述半导体器件正面的多晶硅应力层，包括：采用cmp工艺或者刻蚀工艺去除位于所述半导体器件正面的多晶硅层。

10、本申请上述改善分立器件翘曲度的方法，在半导体器件的正面和背面分别形成多晶硅应力层，能够采用相对简单的工艺在半导体器件背面形成多晶硅应力层，使多晶硅应力层在背面向半导体器件施加张应力，以改善半导体器件的翘曲度，还能在半导体器件背面形成多晶硅应力层的过程中，避免通过翻转半导体器件的形式在半导体器件背面形成多晶硅应力层，从而可以避免翻转半导体器件这一相对复杂、操作难度大的工艺，减少对应的工艺成本，还可避免翻转之后半导体器件的正面接触沉积腔室以及沉积腔室内的相关结构，能够避免损耗和/或污染半导体器件的正面；去除位于半导体器件正面的多晶硅应力层，以在半导体器件正面继续开展其他工艺形成接触孔等结构，后续不包含热退火工艺以使翘曲度改善效果能够保持，使所开展的各项工艺具有更高的质量，从而使最终得到的半导体器件具有更高的性能。

技术特征：

1.一种改善分立器件翘曲度的方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的改善分立器件翘曲度的方法，其特征在于，位于所述半导体器件背面的所述多晶硅应力层向所述半导体器件施加张应力。

3.根据权利要求1所述的改善分立器件翘曲度的方法，其特征在于，所述多晶硅应力层的厚度范围包括100a~32000a。

4.根据权利要求1所述的改善分立器件翘曲度的方法，其特征在于，所述去除位于所述半导体器件正面的多晶硅应力层，包括：

技术总结
本申请公开一种改善分立器件翘曲度的方法，其中改善分立器件翘曲度的方法包括：在半导体器件最顶层沉积ILD膜层，采用CMP工艺将ILD膜层磨平；在半导体器件的正面和背面分别形成多晶硅应力层，沉积所述多晶硅应力层的温度范围包括500℃~600℃，所述多晶硅应力层用于向所述半导体器件施加应力，以减小所述半导体器件的翘曲度；去除位于所述半导体器件正面的多晶硅应力层；形成接触孔，后续不包含热退火工艺。本申请能够采用相对简单的工艺在半导体器件背面形成多晶硅应力层，使多晶硅应力层在背面向半导体器件施加张应力，以改善半导体器件的翘曲度，还能避免翻转半导体器件这一相对复杂、操作难度大的工艺，减少对应的工艺成本。

技术研发人员：胡良斌,施剑华,张志敏
受保护的技术使用者：粤芯半导体技术股份有限公司
技术研发日：
技术公布日：2024/1/15