由绝缘体上硅衬底形成的集成电路的制作方法

本发明涉及电子电路，并且更具体地涉及利用绝缘体上硅技术制造的射频电路。

背景技术：

1、现代射频(rf)收发器已经变得无处不在，其表现形式见于蜂窝电话、无线网络(例如wifi、蓝牙)、膝上型计算机、平板电脑、计算机外围设备(例如打印机、键盘、鼠标)等中。这种普遍性增加了对更小并且更低功率的射频收发器电路设计的需求。

2、图1是诸如可以在蜂窝电话中使用的类型的典型的现有技术收发器100的框图。如图所示出的，收发器100包括用于在rf信号路径上直接传送和/或变换信号的rf模拟电路、用于rf信号路径之外的操作需求(例如，用于偏置电压和切换信号)的非rf模拟电路以及用于控制和用户接口需求的数字电路的混合。在此示例中，接收器路径rx包括rf前端、if块、后端和基带部分(请注意，在某些实现方式中，各部分之间的线可以是模糊的)。

3、接收器路径rx通过天线102和切换单元104接收空中rf信号，该切换单元104可以用有源切换器件(例如，场效应晶体管或fet)或实现频域复用的无源器件例如双讯器或双工器来实现。rf滤波器106将期望接收的rf信号传递至低噪声放大器(lna)108，该低噪声放大器(lna)108的输出与第一本地振荡器112的输出在混频器110中相结合以产生中频(if)信号。if信号在被施加至可以耦接至第二本地振荡器120的解调器118之前，可以被if放大器114放大并且经受if滤波器116。通过模数转换器122将解调器118的输出转换为数字信号并提供给一个或更多个系统部件124(例如，视频图形电路、声音电路、存储设备等)。转换后的数字信号可以表示例如图像(视频或静止图像)、声音或符号例如文本或其他字符。

4、在所示出的示例中，发送器路径tx包括基带、后端、if块和rf前端部分(同样，在一些实现方式中，部分之间的线可以是模糊的)。通过数模转换器126将来自一个或更多个系统部件124的数字数据转换为模拟信号，数模转换器126的输出被施加至调制器128，调制器128也可以耦接至第二本地振荡器120。调制器128的输出在被if放大器132放大之前，可以经受if滤波器130。然后if放大器132的输出与第一本地振荡器112的输出在混频器134中相结合以产生rf信号。rf信号可以由驱动器136放大，驱动器136的输出被施加至功率放大器(pa)138。经放大的rf信号可以耦接至rf滤波器140，rf滤波器140的输出通过切换单元104耦接至天线102。

5、由微处理器142以已知方式控制收发器100的操作，该微处理器142与系统控制部件(例如，用户接口、存储器/存储设备、应用程序、操作系统软件、电力控制器等)交互。此外，收发器100通常将包括其他电路，例如偏置电路146(其可以在整个收发器100中分布在晶体管器件附近)、静电放电(esd)保护电路(未显示)、测试电路(未显示)、工厂编程接口(未显示)等。

6、对于本领域的普通技术人员应该明显的是，收发器100的某些部件(例如，滤波器)可以以不同的顺序放置，并且某些部件可以被实现为不同的集成电路(ic)。例如，rf前端可以与其余电路分开实现(尽管有尝试在单个ic中集成尽可能多的收发器功能的趋势)。可以(并且通常)添加其他部件(例如，附加的滤波器、阻抗匹配网络、可变移相器/衰减器、电力分配器等)。重要的是，在现代收发器中，通常有一个以上的接收器路径rx和发送器路径tx——例如以适应多种频率和/或信令模式——因此切换和控制变得更加复杂。

7、通常，电子电路设计面临的挑战是不存在理想的部件，尤其是在处理rf信号时。例如，rf信号路径中的许多无源部件和有源部件的工作特性都取决于频率。作为另一示例，rf电路设计的一个重要问题是消除或控制不需要的交叉效应(“串扰”)和自效应，例如寄生电容和电感、不期望的信号耦合、由于环境温度变化以及自热引起的性能变化等等。当将rf电路实施为ic时，rf设计的问题变得更加尖锐，其中部件材料、电路并置和功率限制增加了优化所有部件的工作参数的难度。作为一个示例，fet本质上被设计为与场一起工作，但是场没有明显的边缘并且经常引起交叉效应和自效应。作为另一示例，fet具有受进程、电压和温度(pvt)变化限制的工作参数。因此，被实现为ic的rf电路设计通常需要以牺牲其他参数为代价来优化某些电路参数。

8、作为这种折衷的示例，如上所述，收发器100将通常包括偏置电路。图2是现有技术的偏置电压生成电路200的框图。在该示例中，稳定的基准电压源202提供基准电压vbg。基准电压源202可以是例如带隙电压基准，该带隙电压基准是广泛用于ic中的与温度无关的电压基准电路，无论电力供应变化、温度改变以及负载如何，该电压基准电路都会产生基本恒定的电压。基准电压vbg被施加至电压至电流转换器电路204，电压至电流转换器电路204本质上将基准电压vbg除以电阻r以生成基准电流iref。基准电流iref可以被施加至偏置生成器电路206，偏置生成器电路206生成适于特定放大器208的特定偏置电压vbias。取决于整个电路的需求，偏置生成器电路206可以是简单的也可以是复杂的。在于2016年9月16日提交的题为“cascode amplifier bias circuits”的美国专利申请第15/268,229号中描述了各种偏置生成器电路的示例，该美国专利申请已转让给本发明的受让人并且通过引用并入本文。

9、rf电路的显著特征通常是不同的部件可能需要不同的优化。例如，放大器208在rf信号路径中，并且通常是针对rf频率下的性能而进行优化的模拟电路。相比之下，虽然偏置电压生成电路200的部件通常也是模拟电路，但是它们通常不以rf频率工作并且它们可能需要不同于rf信号路径部件的优化。rf电路设计的不同挑战是针对某些电路的优化可能对其他电路的优化产生不利影响。

10、通常，对于大多数收发器而言，rf信号路径部件是要优化的最重要的电路。一段时间以前就认识到，绝缘体上半导体(soi)ic技术对于这种优化特别有用。soi技术的重要方面是其中形成有电路的半导体区域通过电绝缘层与块状衬底隔离。将电路与块状衬底隔离的优点是串扰和寄生电容的显著降低，这显著提高了rf部件的速度和电力特性。

11、图3是示出用于单个fet的典型的现有技术soiic结构300的框图。soi结构300包括衬底302、绝缘体层304和有源层306。衬底302通常是诸如硅的半导体材料。绝缘体层304是电介质，该电介质通常是通过硅衬底302的氧化而形成的二氧化硅；绝缘体层304通常被称为掩埋氧化物(或“box”)层。有源层306可以包括注入物和/或层的某种组合，所述注入物和/或层包括掺杂剂、电介质、多晶硅、金属布线、钝化剂以及用于形成有源和/或无源电子部件和/或机械结构的其他材料。例如，在示出的实施方式中，fet被示为包括源极s、漏极d和绝缘层308上方的栅极g。未示出的附加元件可以包括接触件、与其他部件和/或外部连接的传导互连以及保护涂层。

12、虽然对于rf电路例如收发器部件，图3的基础的soiic结构300可以良好地合理工作，但是随着频率的增加和电力规格的降低，串扰和寄生元件再次开始影响诸如线性度和切换速度的参数。因此，可能需要其他优化。例如，图4是示出用于单个fet的改进的现有技术soiic结构400的框图。soi结构400包括高电阻率衬底402、富陷阱层404、box绝缘体层406以及包括单个示例fet 410的有源层408。

13、衬底402的高电阻率使得穿过衬底402的寄生路径的阻抗更高。用于高电阻率衬底402的材料典型地包括非常轻掺杂的硅，使得高电阻率衬底402呈现绝缘体的一些特性。仅使用高电阻率衬底已被证明能够将用于rf通信电路的soi结构的优势扩展大约两个频率数量级。

14、富陷阱层404是另一问题的解决方案。尽管当仅高电阻率衬底用于soiic结构中时能够减少衬底损耗，但它们极易受到被称为寄生表面传导的另一现象的影响。发生寄生表面传导问题是因为：高电阻率衬底402能够终止场线，但是由于电荷载流子受到有源层408中的信号电压的变化的影响，因此高电阻率衬底402的薄表面区域可以形成为反转或累积区域。有源层408中的信号直接改变薄表面区域中的电荷载流子移位的程度。结果，在没有陷阱层404的情况下，如由有源层408看到的，高电阻率衬底402与有源层408之间的结的电容取决于所施加的电压，从而导致非线性和信号纯度的损失。另外，施加的电压可以使该界面在高电阻率衬底402侧反转，并且在薄表面区域内创建沟道状层，在该薄表面区域中，尽管事实上衬底层402是高电阻，但是电荷可以很容易地在横向方向上移动。因此，这种影响还可以致使rf通信电路中的信号劣化串扰。

15、在衬底层402的顶部上形成富陷阱层404基本上减轻了寄生表面传导。富陷阱层404通常被形成为衬底402的顶表面上的非晶硅或多晶硅层，并且显著降低了衬底402的薄表面区域中的电荷载流子的迁移率。由于载流子不能行进得太远，所以保留了衬底402的有效电阻并且如由有源层408所看到的，电容不取决于有源层408中的信号。具有富陷阱层404的soiic衬底的改进的rf性能如此显著，以使得可商购具有该构造的晶片。

16、因此，基于soi的ic技术在一定程度上改善了rf性能；高电阻率soi衬底进一步在一定程度上改善了rf性能；并且具有富陷阱层的高电阻率soi衬底进一步改善了rf性能。然而，形成在富陷阱层404上方的有源层408中的基于soi的rf电路的改进的性能可能不利地影响形成在富陷阱层404上方的有源层408中的非rf电路例如开关和偏置电路的期望的操作特性。

17、例如，对于某些部件(例如，用于wifi收发器的功率放大器，例如符合ieee802.11ax或802.1lac标准的功率放大器)，部件仅在短时间段内(例如，在wifi功率放大器中约为4ms)是活动的，并且在大部分时间处于低电力模式(例如，“睡眠”或“待机”模式)以节省电力。在wifi示例中，功率放大器的待机功耗可以非常低(例如，<10μa)，但是可能需要放大器具有非常快的睡眠至活动的转变时间(例如，<1μs)并且在变成活动后很快(例如，<30μs)获得非常稳定的增益。可以通过实质上将一些活动电路切换为关闭来实现低功耗待机模式。更一般地，许多基于无线电的系统特别是电池操作的系统(例如，蜂窝电话和wifi无线电)大量使用待机模式以节省电力使用以及/或者保持电池寿命。从待机模式转变到活动模式会引入瞬态效应，尤其是在偏置电路中，这可能需要很长的时间才能解决。然而，许多rf和模拟性能需求通常不允许大量的恢复(“缓冲”)时间。通常，这样的无线电系统被设计为尽快开始传输最大量的数据。这就要求无线电系统从待机模式唤醒回到活动模式并为完全性能做好准备而没有明显的瞬态影响。

18、增加集成电路设计的挑战的是soi fet可以随着时间的推移产生累积电荷的事实。例如，一种累积电荷取决于fet 410的源极s、漏极d和栅极g处的电位。更具体地，当在某些soi电路实现方式中使用时，常规的fet可以在累积电荷状态下操作。这种现象也被称为“浮体效应”或“翘曲效应”，更普遍的是soi fet的体电位对其偏置和载流子复合过程的历史的依赖性的影响。fet体相对于绝缘衬底形成电容器，并且相应地电荷累积在该电容器上。累积的电荷可以引起不利影响，例如结构中的寄生晶体管打开并致使关断状态泄漏(造成较高的电流消耗)，并且还会引起历史效应，即fet阈值电压vth对fet的先前状态的依赖性。

19、累积电荷的另一方面与fet的关断状态和对器件线性度的最终影响有关，并在于1011年3月22日发布的题为“method and apparatus for use in improving linearityof mosfet’s using an accumulated charge sink”的美国专利第7,910,993b2号中进行了描述，该美国专利被转让给本发明的受让人。

20、soi衬底402上的富陷阱层404可以是累积电荷的单独源。例如，当有源层中的fet在导通状态与关断状态之间切换时，伴随这样的状态变化的电场变化会致使电荷累积在富陷阱层404与box绝缘体层406之间。富陷阱层404的高阻抗性质阻碍了捕获的累积电荷的消散。

21、不论源如何，累积的电荷可能需要很长时间(例如>4ms)来平衡，并且可以影响fet器件的固有特性(例如，器件的阈值电压vth)。因此，将大多数开关fet或所有开关fet关断以实现如上面的wifi示例中的待机模式电力水平规范会在富陷阱层404内或附近产生累积电荷，在将fet重新导通达到稳定增益点时，将会花费时间来消散该累积电荷；该时间可能会超过所需的睡眠至活动转变规范。

22、影响fet工作点(例如vth、偏置、电流ids等)的任何因素通常对基于这样的器件的电路的性能例如放大器电路的增益稳定性产生不利影响。由于累积电荷现象，soi fet本质上具有“记忆”：即改变fet的工作点还包括将fet体和衬底设置为新的电位。此外，邻近的fet和带电节点会影响fet的固有特性。在这样的情况下，完全关断fet并且然后让fet导通并立即完全稳定是相当具有挑战性的。

23、即使如在上面参考的美国专利申请第14/964,412号中教导的那样提供衬底接触件(s接触件)以减轻各种类型的累积电荷，也不能完全缓解操作期间的问题(即使接触件是欧姆的)，因为衬底402的高电阻率限制了电荷的流动。此外，耦接至衬底402的任何事物都可以改变其电位，从而影响附近的fet器件。

24、先前为减轻制造在具有富陷阱层的soi衬底上的fet的累积电荷问题所做的尝试包括：提高体结的有效性(例如通过在fet的源极侧上散布结)，使用较短宽度和/或较长长度的fet来减少累积电荷(注意，较长长度的fet通常不适用于功率放大器)，或采用工艺技术来降低体结电阻。还尝试在电路级处补偿累积电荷问题的影响(而不是实际缓解该问题)，例如通过创建复制电路来尝试探查出由于累积电荷引起的增益变化。然而，这种电路专用解决方案通常不足以作为通用解决方案。

25、因此，需要消除或减少在具有富陷阱层的soi衬底中形成累积电荷或者减轻累积电荷对制造在具有富陷阱层的soi衬底上的fet的性能的影响的方法和结构。本发明解决了这些需求和其他需求。

技术实现思路

1、本发明包括在具有富陷阱层的绝缘体上硅(soi)衬底的选定区域中的几种类型的修改以及进行这种修改的方法。修改的区域消除或管理否则将由于下面的富陷阱层和经历状态的瞬态变化的有源层器件的相互作用而产生的累积电荷，从而消除或减轻了这样的累积电荷对制造在这样的衬底上的非rf集成电路的影响。

2、在特定应用中，本发明的一个或更多个实施方式的使用降低了fet的待机功耗，同时实现了非常快的睡眠到活动的转变时间(例如，<1μs)并且在变成活动后很快获得非常稳定的增益。

3、因此，本发明的实施方式针对要求高线性度的rf电路例如rf开关保留了具有富陷阱层的soi衬底的有益特性，同时针对对由于富陷阱层的存在而引起的累积电荷效应敏感的电路例如非rf模拟电路和放大器(包括功率放大器和低噪声放大器)避免了富陷阱层的问题。

4、在第一实施方式中，在高电阻率衬底上选择性地形成富陷阱层。

5、在第二实施方式中，在形成box绝缘体层之前修改富陷阱层的特性。

6、在第三实施方式中，在形成box绝缘体层之后(并且可选地在形成有源层之后)修改富陷阱层的特性。

7、在第四实施方式中，在形成box绝缘体层之后(并且可选地在形成有源层之后)通过使用激光退火工艺来修改富陷阱层的特性。

8、在第五实施方式中，通过移除富陷阱层的选定区域来修改预制soi晶片的富陷阱层。

9、在第六实施方式中，通过建立凸起区域来修改具有富陷阱层的预制soi晶片。

10、在一些实施方式中，在ic衬底中形成s接触件以形成包含对累积电荷效应敏感的fet的受保护区域。更具体地，s接触件基本上围绕要保护的每个电路，从而基本上创建至少部分地被s接触件“环”围绕的相应“阱”。s接触件环降低了衬底阻抗，从而降低了电路下方的衬底电压的沉降时间，帮助电路屏蔽电干扰，帮助从ic的某些层中排出累积电荷，并且通过防止电路之间不均匀的衬底电位来帮助改善阱内的电路的阻抗匹配。

11、在附图和以下描述中阐述了本发明的一个或更多个实施方式的细节。本发明的其他特征、目的和优点将通过说明书和附图以及权利要求书变得明显。