半导体装置的制作方法

本技术实施例涉及一种半导体装置，尤其涉及一种牺牲栅极结构未被过蚀刻而使栅极结构具有均匀宽度的半导体装置。

背景技术：

1、由于各种电子组件的集成密度不断提高，半导体产业已经历了持续的快速成长。在大多数情况下，集成密度的这种改进来自于最小特征尺寸的反复缩小，这允许更多的组件被整合到给定的芯片面积中。

2、随着最小特征尺寸的降低，牺牲栅极结构的深宽比(aspect ratio)也随之增加。增加的深宽比导致在替换栅极工艺期间，难以在高深宽比的空间中填充栅极电极层，特别是对于靠近介电鳍片的栅极结构。因此，有解决上述问题的必要。

技术实现思路

1、本实用新型的目的在于提出一种半导体装置，以解决上述至少一个问题。

2、本公开实施例提供一种半导体装置。上述半导体装置包括第一源极/漏极区域；第二源极/漏极区域；包括高k值介电特征的介电鳍片，其中介电鳍片、第一源极/漏极区域以及第二源极/漏极区域被设置为沿着在第一方向上的轴线；第一半导体通道，设置于第一源极/漏极区域与第二源极/漏极区域之间，并且接触第一源极/漏极区域与第二源极/漏极区域；第二半导体通道，自第一源极/漏极区域朝介电鳍片延伸；第一栅极结构，沿着实质上垂直于第一方向的第二方向延伸，其中第一栅极结构设置于第一源极/漏极区域与第二源极/漏极区域之间，并且围绕第一半导体通道；以及第二栅极结构，沿着第二方向延伸，其中第二栅极结构设置于第一源极/漏极区域与介电鳍片之间，并且围绕第二半导体通道；其中第二栅极结构在高k值介电特征的顶部表面的高度处具有沿着第一方向的第一宽度，第一栅极结构在高k值介电特征的顶部表面的高度处具有沿着第一方向的第二宽度，并且在第一源极/漏极区域的高度处具有沿着第一方向的第三宽度，第一宽度对第二宽度的比值处于0.9与1.1之间的范围内，而第三宽度对第二宽度的比值处于0.9与1.0之间的范围内。

3、根据本公开其中的一个实施方式，上述第一宽度处于10纳米与12纳米之间的范围内。

4、根据本公开其中的一个实施方式，上述第一半导体通道与上述第二半导体通道中的每一者，包括垂直堆叠的二或多个堆叠半导体层。

5、根据本公开其中的一个实施方式，上述第二栅极结构沿着上述第一方向与上述第二方向所定义的一平面具有一u形截面，并且在三个侧面上包裹上述第二半导体通道的一末端部分。

6、根据本公开其中的一个实施方式，上述第二栅极结构具有一第四宽度，并且上述第四宽度对上述第二宽度的比值处于0.9与1.1之间的范围内。

7、根据本公开其中的一个实施方式，在靠近上述高k值介电特征的上述顶部表面的高度处，上述第一源极/漏极区域上方的多个侧壁间隔物之间具有沿着上述第一方向的一第五宽度，并且上述第一源极/漏极区域在上述第二半导体通道的高度处具有沿着上述第一方向的一第六宽度。

8、根据本公开其中的一个实施方式，上述第五宽度对上述第六宽度的比值处于1.0与1.1之间的范围内。

9、根据本公开其中的一个实施方式，上述第二栅极结构具有相对的一第一侧壁以及一第二侧壁，上述第一侧壁以及上述第二侧壁相对于上述第一方向与上述第二方向所定义的一平面是实质上垂直的。

10、根据本公开其中的一个实施方式，上述介电鳍片包括位于上述高k值介电特征下方的一双层结构。

11、根据本公开其中的一个实施方式，上述双层结构包括一介电衬垫层以及一介电填充层。

技术特征：

1.一种半导体装置，其特征在于，包括：

2.如权利要求1所述的半导体装置，其特征在于，上述第一宽度处于10纳米与12纳米之间的范围内。

3.如权利要求1所述的半导体装置，其特征在于，上述第一半导体通道与上述第二半导体通道中的每一者，包括垂直堆叠的二或多个堆叠半导体层。

4.如权利要求3所述的半导体装置，其特征在于，上述第二栅极结构沿着上述第一方向与上述第二方向所定义的一平面具有一u形截面，并且在三个侧面上包裹上述第二半导体通道的一末端部分。

5.如权利要求4所述的半导体装置，其特征在于，上述第二栅极结构具有一第四宽度，并且上述第四宽度对上述第二宽度的比值处于0.9与1.1之间的范围内。

6.如权利要求1所述的半导体装置，其特征在于，在靠近上述高k值介电特征的上述顶部表面的高度处，上述第一源极/漏极区域上方的多个侧壁间隔物之间具有沿着上述第一方向的一第五宽度，并且上述第一源极/漏极区域在上述第二半导体通道的高度处具有沿着上述第一方向的一第六宽度。

7.如权利要求6所述的半导体装置，其特征在于，上述第五宽度对上述第六宽度的比值处于1.0与1.1之间的范围内。

8.如权利要求1所述的半导体装置，其特征在于，上述第二栅极结构具有相对的一第一侧壁以及一第二侧壁，上述第一侧壁以及上述第二侧壁相对于上述第一方向与上述第二方向所定义的一平面是垂直的。

9.如权利要求1所述的半导体装置，其特征在于，上述介电鳍片包括位于上述高k值介电特征下方的一双层结构。

10.如权利要求9所述的半导体装置，其特征在于，上述双层结构包括一介电衬垫层以及一介电填充层。

技术总结
一种半导体装置，含第一及第二源/漏极区；具高k介电特征的介电鳍，介电鳍与第一及第二源/漏极区设为沿第一方向的轴；第一通道，设于第一与第二源/漏极区域间并与之接触；第二通道，自第一源/漏极区朝介电鳍延伸；第一栅极结构，沿垂直第一方向的第二方向延伸，且设于第一与第二源/漏极区间并围绕第一通道；以及第二栅极结构，沿第二方向延伸，且设于第一源/漏极区与介电鳍间并围绕第二通道；其中在第一方向上，第二栅极结构在高k介电特征顶面高度具第一宽度，第一栅极结构在高k介电特征顶面高度具第二宽度且在第一源/漏极区高度具第三宽度，第一宽度对第二宽度的比值在0.9与1.1间，而第三宽度对第二宽度的比值在0.9与1.0间。

技术研发人员：高魁佑,林士尧,陈振平,邱志忠,曾科嘉,林志翰,张铭庆,陈昭成
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：20230602
技术公布日：2024/4/17