LDMOS器件的制作方法

本技术涉及半导体集成电路设计与制造，特别涉及一种ldmos器件。

背景技术：

1、横向双扩散金属氧化物半导体场效应晶体管(lateral double diffusedmosfet，ldmos)是上世纪九十年代发展起来的一种功率半导体器件。由于具有高增益、高线性、高耐压、高输出功率等技术特点，因此ldmos广泛应用在射频无线通信领域，如无线电短波通讯、基站、长距离发射机等领域。

2、图1示出了根据现有技术的一种ldmos器件的结构示意图。参见图1，ldmos器件包p+衬底14和p-外延层13，位于p-外延层13上的栅氧化层8和多晶硅栅5，以及位于多晶硅栅5两侧的侧墙。其中在p-外延层13中形成有n-漂移区1和p阱区4(p沟道)，p阱区4和n-漂移区1中都分别形成有n+掺杂区，以相应作为源区2和漏区3。

3、除上述结构以外，对于射频ldmos(rf ldmos)，往往会在栅极(输入端)和漏极(高电平)间设置单层或双层的法拉第结构，图1示出的即为典型的单层法拉第结构(也称为法拉第环)，其包括一体结构的屏蔽结构6和场板7，其中屏蔽结构6覆盖栅极一侧的侧壁并延伸至覆盖栅极的部分或全部顶面，场板7则覆盖部分漂移区1。

4、图2示出了根据现有技术的另一种ldmos器件的结构示意图；图3示出了图2所示的ldmos器件的剖面示意图。为了更清楚的展示ldmos器件的立体结构，图3中的部分介质层做了透明化处理，图2中省略了图3中的金属层metal1、metal2。参见图2和图3，ldmos器件包括衬底10和外延层20，外延层20中设有下沉区(sinker)21、沟道区22和漂移区26，沟道区22中设有接触区23、源区24和扩散区25，漂移区26中设有漏区27；外延层20上设有栅极介质层、栅极30以及法拉第结构，此外源区24通过接触柱51与金属层metal1电连接，法拉第结构通过接触柱52、接触柱53与金属层metal1电连接，漏区27通过接触柱54与金属层metal2电连接。在此ldmos器件中，法拉第结构为典型的双层法拉第结构，法拉第结构包括更为靠近外延层20的第一法拉第层41和第二法拉第层42。法拉第结构设置在栅极30(输入端)和漏区27(高电平)之间，最终会通过金属层metal1以及接触柱51-52与金属层metal1电连接，继而与源区24电连接，用来屏蔽来自漏区27的大信号干扰，以提高栅极30的稳定性，继而提高频率特性。除了用于屏蔽信号，法拉第结构(对于双层或多层法拉第结构，此处尤其指的是更为靠近外延层20的第一层法拉第层)的场板还用以削弱漂移区26的表面电场、提高ldmos器件的耐压。

5、现有ldmos器件的大部分制造工艺与cmos集成电路的制造工艺匹配，但法拉第结构的制造工艺较为复杂，一般是采用物理气相沉积(physical vapor deposition，pvd)w-si、ti、tin等金属或金属化合物后，再进行图形化工艺以形成栅极半覆盖的结构。但是常规pvd工艺的台阶覆盖性很差，易在多晶硅栅的侧墙处产生缺陷，造成漏电；特别是对于双层法拉第结构，因为采用对称型元胞设计，法拉第结构图形化时一旦发生套刻偏差，既会影响屏蔽效果，又会导致场板和漂移区的重叠面积发生大幅改变，影响耐压；此外，半覆盖栅极的法拉第结构并不能充分屏蔽来自漏极的干扰信号，而由于法拉第结构最终与源极电连接，如果改为全覆盖栅极，相当于增加源极和栅极的交叠面积，导致ldmos器件的输入电容ciss提高，进而会大幅影响器件的开关时间和响应速度；在不增大ldmos器件的输入电容ciss的同时想要提升法拉第结构的信号屏蔽能力，只能通过增加法拉第结构的层数，制造难度和发生缺陷的几率都将大幅上升。

6、因此，有待提出一种新的ldmos器件以解决上述问题。

技术实现思路

1、鉴于上述问题，本实用新型的目的在于提供一种ldmos器件，可以在不增加ldmos器件的输入电容的同时提升法拉第结构的信号屏蔽能力。

2、为实现上述目的，本实用新型提供一种ldmos器件，包括半导体基板；位于半导体基板中的沟道区和漂移区；设置于所述沟道区中的源区和设置于所述漂移区中的漏区；堆叠设置于所述半导体基板上的栅极介质层和栅极；以及法拉第结构，其中，所述法拉第结构包括：设置于所述漂移区靠近所述栅极一侧上方的场板，以及设置于所述场板上方的屏蔽墙，所述屏蔽墙包括至少一个第一屏蔽墙，所述第一屏蔽墙从场板的一侧沿述第一方向延伸至场板的另一侧，所述第一方向平行于栅宽方向。

3、可选地，所述屏蔽墙包括多个第一屏蔽墙，多个所述第一屏蔽墙相互平行并沿第二方向间隔设置，其中所述第二方向平行于栅长方向。

4、可选地，所述栅极朝向漏区的一侧设有侧墙，所述场板覆盖至少部分侧墙。

5、可选地，所述屏蔽墙还包括至少一个第二屏蔽墙，所述第二屏蔽墙包括多个屏蔽板，多个所述屏蔽板沿所述第一方向间隔设置。

6、可选地，所述第二屏蔽墙的数量为多个，多个所述第二屏蔽墙中的屏蔽板交错设置。

7、可选地，所述第一屏蔽墙相对于所述第二屏蔽墙更远离栅极。

8、可选地，所述半导体基板以及所述栅极上设有介质层，所述介质层上设有第一金属层；所述介质层中设有多个第一接触柱，所述第一接触柱的一端与所述源区电连接，另一端与第一金属层电连接；所述屏蔽墙位于所述介质层中，且所述屏蔽墙与所述第一金属层电连接。

9、可选地，所述介质层上还设有第二金属层；所述介质层中设有多个第二接触柱，所述第二接触柱的一端与所述漏区电连接，另一端与所述第二金属层电连接。

10、可选地，所述半导体基板为衬底片；或者，所述半导体基板为外延片，所述外延片包括衬底和外延层，所述沟道区和所述漂移区位于所述外延层中。

11、本实用新型提供的ldmos器件，其法拉第结构包括场板，以及设置于场板上方的第一屏蔽墙，第一屏蔽墙沿栅宽方向延伸，该第一屏蔽墙能够有效屏蔽来自于栅极的信号干扰，从而可以在不增加ldmos器件的输入电容的同时提升法拉第结构的信号屏蔽能力，此外还可以降低法拉第结构以及整个ldmos器件的工艺难度。

12、在优选的实施例中，ldmos器件还包括第二屏蔽墙，第二屏蔽墙包括多个屏蔽板且多个屏蔽板沿栅宽方向间隔设置，从而能够进一步提高法拉第结构对于信号的屏蔽能力；特别是，通过设置多个第二屏蔽墙，且多个第二屏蔽墙中的多个屏蔽板交错设置，从而在刻蚀负载效应消除等工艺实现的角度上，既保证第二屏蔽墙与场板之间的接触性，又保证法拉第墙的屏蔽效果。

技术特征：

1.一种ldmos器件，其特征在于，包括：

2.根据权利要求1所述的ldmos器件，其特征在于，所述屏蔽墙包括多个第一屏蔽墙，多个所述第一屏蔽墙相互平行并沿第二方向间隔设置，其中所述第二方向平行于栅长方向。

3.根据权利要求1所述的ldmos器件，其特征在于，所述栅极朝向漏区的一侧设有侧墙，所述场板覆盖至少部分侧墙。

4.根据权利要求1-3任一项所述的ldmos器件，其特征在于，所述屏蔽墙还包括至少一个第二屏蔽墙，所述第二屏蔽墙包括多个屏蔽板，多个所述屏蔽板沿所述第一方向间隔设置。

5.根据权利要求4所述的ldmos器件，其特征在于，所述第二屏蔽墙的数量为多个，多个所述第二屏蔽墙中的屏蔽板交错设置。

6.根据权利要求4所述的ldmos器件，其特征在于，所述第一屏蔽墙相对于所述第二屏蔽墙更远离栅极。

7.根据权利要求1-3任一项所述的ldmos器件，其特征在于，所述半导体基板以及所述栅极上设有介质层，所述介质层上设有第一金属层；

8.根据权利要求7所述的ldmos器件，其特征在于，所述介质层上还设有第二金属层；

9.根据权利要求1-3任一项所述的ldmos器件，其特征在于，所述半导体基板为衬底片；

技术总结
本技术公开了一种LDMOS器件，包括：半导体基板；位于半导体基板中的沟道区和漂移区；设置于沟道区中的源区和设置于漂移区中的漏区；堆叠设置于半导体基板上的栅极介质层和栅极；以及法拉第结构，法拉第结构包括：设置于漂移区靠近栅极一侧上方的场板，以及设置于场板上方的屏蔽墙，屏蔽墙包括至少一个第一屏蔽墙，第一屏蔽墙从场板的一侧沿第一方向延伸至场板的另一侧，第一方向平行于栅宽方向。本技术通过对LDMOS器件的法拉第结构进行改进，可以在不增加LDMOS器件的输入电容的同时提升法拉第结构的信号屏蔽能力，还能降低法拉第结构的工艺难度。

技术研发人员：邢岳,周源,李亚维
受保护的技术使用者：北京燕东微电子科技有限公司
技术研发日：20230717
技术公布日：2024/1/15