半导体装置的制作方法

文档序号:37816200发布日期:2024-04-30 17:25阅读:8来源:国知局
半导体装置的制作方法

本揭露是有关于一种半导体装置,且特别是有关于一种具有阻障结构的半导体装置。


背景技术:

1、半导体装置用于各种电子应用,举例而言,如个人计算机、手机、数字相机及其他电子设备。一般而言,通过依序沉积绝缘层或介电层、导电层及半导体层的材料于半导体基材上,以及利用微影工艺图案化各种材料层,以形成电路零件与元件于基材上来制得半导体装置。

2、半导体产业通过对小型化特征尺寸的持续缩减,不断地改善各种电子组件(如电容器、二极管、电阻、电容等)的集成密度,使更多组件被整合于预定区域内。然而,随着小型化特征尺寸的缩减,应关注所引起的额外的问题。


技术实现思路

1、本揭露的一实施例揭露一种半导体装置。半导体装置在基材上包含二种不同类型的半导体结构,且半导体装置包含具有第一类型的第一半导体结构、具有第二类型的第二半导体结构、阻障结构、第二金属层以及第三金属层。阻障结构设置于第一半导体结构与第二半导体结构间,其中阻障结构包含第一金属层,且第一金属层设置于第一半导体结构与第二半导体结构间。第二金属层设置于第一半导体结构及阻障结构的第一金属层之上,但非设置于第二半导体结构之上。第三金属层设置于第一半导体结构、第二半导体结构及阻障结构的第二金属层之上。

2、本揭露的另一实施例揭露一种半导体装置。半导体装置包含第一半导体结构、第二半导体结构、第一功函数金属层、第二功函数金属层以及第三功函数金属层。第一功函数金属层设置于第一半导体结构与第二半导体结构间。第二功函数金属层设置于第一半导体结构及第一功函数金属层之上,但非设置于第二半导体结构之上。第三功函数金属层设置于第一半导体结构、第二半导体结构及第一功函数金属层上的第二功函数金属层之上。

3、本揭露的又一实施例揭露一种半导体装置。半导体装置包含第一半导体结构、第二半导体结构、阻障结构、第二功函数金属层以及第三功函数金属层。阻障结构设置于第一半导体结构与第二半导体结构间,其中阻障结构包含第一功函数金属层,且第一功函数金属层设置于第一半导体结构与第二半导体结构间,但非设置于第一半导体结构及第二半导体结构之上。第二功函数金属层设置于第一半导体结构及阻障结构的第一功函数金属层之上。第三功函数金属层设置于第一半导体结构、第二半导体结构及阻障结构的第二功函数金属层之上。



技术特征:

1.一种半导体装置,其特征在于,该半导体装置在一基材上包含二种不同类型的半导体结构,且该半导体装置包含:

2.如权利要求1所述的半导体装置,其特征在于,该第一金属层具有在该阻障结构内的一尺寸,该第一金属层的该尺寸为大于0纳米且小于70纳米。

3.如权利要求2所述的半导体装置,其特征在于,该第二金属层具有一尺寸,该第二金属层的该尺寸介于该阻障结构的一第一边缘到该第一半导体结构的一侧壁上的该第二金属层的一边缘间,且该第二金属层的该尺寸为大于0纳米且小于70纳米。

4.如权利要求3所述的半导体装置,其特征在于,该第三金属层具有一尺寸,该第三金属层的该尺寸介于该阻障结构的一第二边缘到该第二半导体结构的一侧壁上的该第三金属层的一边缘间,且该第三金属层的该尺寸为大于0纳米且小于70纳米。

5.如权利要求4所述的半导体装置,其特征在于,该第二金属层的该尺寸与该第三金属层的该尺寸的一总和为小于70纳米。

6.如权利要求1所述的半导体装置,其特征在于,从在该第一半导体结构与该第二半导体结构间的一边界点延伸出一第一线段,该第一线段延伸至在该阻障结构内的该第三金属层的一底部边缘,且该第一线段与该阻障结构内的该第三金属层的一底部间的一夹角为大于或等于45°且小于或等于90°。

7.如权利要求6所述的半导体装置,其特征在于,从在该第一半导体结构与该第二半导体结构间的该边界点延伸出一第二线段,该第二线段延伸至在该阻障结构内的该第二金属层的一底部边缘,且该第二线段与该阻障结构内的该第二金属层的一底部间的一夹角为大于或等于45°且小于或等于90°。

8.一种半导体装置,其特征在于,包含:

9.如权利要求8所述的半导体装置,其特征在于,该第二功函数金属层接触该第三功函数金属层。

10.一种半导体装置,其特征在于,包含:


技术总结
一种半导体装置在基材上包含二种不同类型的半导体结构。半导体装置包含具有第一类型的第一半导体结构、具有第二类型的第二半导体结构、阻障结构、第二金属层及第三金属层。阻障结构设置于第一半导体结构与第二半导体结构间,且阻障结构包含第一金属层,第一金属层设置于第一半导体结构与第二半导体结构间。第二金属层设置于第一半导体结构及阻障结构的第一金属层之上,但非设置于第二半导体结构之上。第三金属层设置于第一半导体结构、第二半导体结构及阻障结构的第二金属层之上。

技术研发人员:王于瑄,曾钲钧,陈宜群,林育贤,陈嘉仁
受保护的技术使用者:台湾积体电路制造股份有限公司
技术研发日:20230905
技术公布日:2024/4/29
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1