本技术涉及封装，尤其涉及一种电磁屏蔽射频模组封装结构。
背景技术：
1、随着5g通信技术的发展，射频芯片的集成度要求越来越高，市场对于将不同功能的芯片集成在一个射频模组内的需求日益增加，然而，由于射频器件之间可能存在的电磁干扰(emi)问题，特别是一些大功率器件，会干扰信号，进而影响射频模组的正常工作，为了保证射频芯片的正常运行，需要建立屏蔽层来隔离这些干扰；
2、目前，现有的技术方案是在模组芯片完成切割后，按照单颗射频芯片进行整体溅镀金属，以完成对射频芯片的屏蔽，然而，这种方案存在一些问题，首先，需要将每颗芯片单独摆放并进行拾取，这导致了产能低下的缺点，生产效率受限，其次，由于这种方案下芯片底部边缘存在金属层，可能会产生金属毛边问题，影响芯片后期的焊接和使用，为了克服这些问题，需要采用新的技术方案来提高射频芯片的集成效率和质量，解决方案是利用先进的微纳加工技术，在射频芯片的底部形成一层可靠的屏蔽层，以隔离电磁干扰，同时，微纳加工技术还能实现射频芯片的高度集成，将多个功能集成在一个射频模组中，从而提高射频模组的性能和可靠性。
3、但现有的电磁屏蔽射频模组封装结构，其为外部屏蔽法，仅仅屏蔽整体模组，无法在每个芯片间建立屏蔽层，屏蔽效果较差，外部屏蔽需要切成单颗并进行单独摆放和拾取，产能较低与成本较高，外部屏蔽芯片底部边缘存在金属,容易形成金属毛刺，良率较低。
技术实现思路
1、本实用新型的目的是为了解决现有的电磁屏蔽射频模组封装结构，其为外部屏蔽法，仅仅屏蔽整体模组，无法在每个芯片间建立屏蔽层，屏蔽效果较差，外部屏蔽需要切成单颗并进行单独摆放和拾取，产能较低与成本较高，外部屏蔽芯片底部边缘存在金属,容易形成金属毛刺，良率较低的缺点。
2、为了实现上述目的，本实用新型采用了如下技术方案：
3、一种电磁屏蔽射频模组封装结构，包括有基板，所述基板上端面安装有焊脚，所述基板上端面安装有接地焊盘，所述基板上端面设置有阻焊层，所述基板上端面活动连接有大功率芯片，所述大功率芯片下端面分别焊接有焊接凸点；
4、所述大功率芯片上端面设置有干膜层，所述干膜层上端面设置有电磁屏蔽层，所述电磁屏蔽层上端面设置有塑封层。
5、作为上述技术方案的进一步描述：
6、所述阻焊层通过涂抹设于基板上端面，所述阻焊层两侧开设有通槽，且所述阻焊层中端开设有通孔。
7、作为上述技术方案的进一步描述：
8、所述大功率芯片分别设于所述阻焊层通槽内腔。
9、作为上述技术方案的进一步描述：
10、所述焊脚设于所述阻焊层通孔内腔。
11、作为上述技术方案的进一步描述：
12、所述焊脚与基板电性连接。
13、作为上述技术方案的进一步描述：
14、所述焊接凸点与焊脚上端面焊接连接，所述大功率芯片通过焊接凸点、焊脚与基板相连接。
15、作为上述技术方案的进一步描述：
16、所述干膜层固定于阻焊层上端面，所述电磁屏蔽层通过溅镀工艺固定于干膜层上端面，所述塑封层通过塑封制程固定于电磁屏蔽层上端面。
17、综上，由于采用了上述技术方案，本实用新型的有益效果是：
18、本实用新型中，利用干膜贴合芯片形成每个芯片四周的电磁屏蔽层，整体屏蔽效果更好，进行整体贴膜及整体溅镀，不需要将模组芯片切割单颗后一颗颗拾取摆放，大幅提升了效率，降低了成本，电磁屏蔽金属只在干膜上，模组芯片侧壁及底部不会出现金属，避免了金属毛刺的问题，提升了良率，综上解决了背景技术中的问题。
1.一种电磁屏蔽射频模组封装结构，包括有基板(1)，其特征在于，所述基板(1)上端面安装有焊脚(2)，所述基板(1)上端面安装有接地焊盘(3)，所述基板(1)上端面设置有阻焊层(4)，所述基板(1)上端面活动连接有大功率芯片(5)，所述大功率芯片(5)下端面分别焊接有焊接凸点(6)；
2.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述阻焊层(4)通过涂抹设于基板(1)上端面，所述阻焊层(4)两侧开设有通槽，且所述阻焊层(4)中端开设有通孔。
3.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述大功率芯片(5)分别设于所述阻焊层(4)通槽内腔。
4.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述焊脚(2)设于所述阻焊层(4)通孔内腔。
5.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述焊脚(2)与基板(1)电性连接。
6.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述焊接凸点(6)与焊脚(2)上端面焊接连接，所述大功率芯片(5)通过焊接凸点(6)、焊脚(2)与基板(1)相连接。
7.根据权利要求1所述的一种电磁屏蔽射频模组封装结构，其特征在于，所述干膜层(7)固定于阻焊层(4)上端面，所述电磁屏蔽层(8)通过溅镀工艺固定于干膜层(7)上端面，所述塑封层(9)通过塑封制程固定于电磁屏蔽层(8)上端面。