本发明属于半导体，具体涉及一种电学转换结构及其制作方法、晶圆互联结构及其制作方法。
背景技术：
1、面向半导体先进封装的硅通孔(tsv)与玻璃通孔(tgv)技术分别是在硅晶圆与玻璃基底上通过通孔与孔内金属或其他导电物质的填充，实现芯片垂直方向的电气互连。相比凸点连接，通孔技术具有更高的集成度与更好的高速性能。
2、通孔技术包括成孔、绝缘、种子层、填孔、平坦化与减薄等多步关键工艺，且需要专用设备进行配合，例如种子层的沉积就需要对深孔良好覆盖的物理气相沉积设备，种子层沉积的不均匀性会传递到电镀填孔环节，造成电镀填孔的不均匀或不完整从而导致失效、良率降低，且难以后期补偿或修复。
3、此外，作为垂直互连的补充，水平方向的电互连需要通过再布线(rdl)层来实现，通孔连同再布线技术共同形成功能完整的高性能封装。
4、公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
1、本发明的目的在于提供一种电学转换结构及其制作方法、晶圆互联结构及其制作方法，其能够基于现有的半导体设备与技术，实现百纳米间隔的高密度互连，并且无需使用电镀与化学机械抛光等湿化学环节，降低大面积高密度电互连的技术难度，同时改善良率。
2、为了实现上述目的，本发明一具体实施例提供的技术方案如下：
3、一种电学转换结构的制作方法，所述电学转换结构用于实现多个待集成晶圆的电气互联，包括：
4、提供衬底，在所述衬底的表面依次形成第一高阻层、低阻层和第二高阻层；
5、在所述第二高阻层上形成第一低阻区，所述第一低阻区与所述低阻层接触并电学导通，所述第一低阻区用于电连接一个或多个待集成晶圆；
6、保留所述第二高阻层上的第一低阻区，去除所述第二高阻层上的其他区域；
7、保留所述低阻层上与所述第一低阻区对应的区域以及布线区域，去除其他区域；
8、去除所述衬底，在所述第一高阻层上形成第二低阻区，所述第二低阻区与所述低阻层接触并电学导通，所述第二低阻区用于电连接剩余一个或多个待集成晶圆。
9、在本发明的一个或多个实施例中，在所述衬底的表面依次形成第一高阻层、低阻层和第二高阻层的步骤之前，还包括：
10、在所述衬底的表面形成牺牲层的步骤；
11、所述第一高阻层、低阻层和第二高阻层依次形成在所述牺牲层表面。
12、在本发明的一个或多个实施例中，通过热扩散或者离子注入在所述第二高阻层上形成第一低阻区；和/或，
13、所述第一低阻区的掺杂类型与所述低阻层相同；和/或，
14、所述第一低阻区的掺杂浓度高于5e18cm-3；和/或，
15、通过热扩散或者离子注入在所述第一高阻层上形成第二低阻区；和/或，
16、所述第二低阻区的掺杂类型与所述低阻层相同；和/或，
17、所述第二低阻区的掺杂浓度高于5e18cm-3。
18、在本发明的一个或多个实施例中，所述第一高阻层的电阻率大于1000ω/sq；和/或，
19、所述第一高阻层的厚度范围为100nm-5000nm；和/或，
20、所述第二高阻层的电阻率大于1000ω/sq；和/或，
21、所述第二高阻层的厚度范围为100nm-5000nm；和/或，
22、所述低阻层的电阻率小于100ω/sq；和/或，
23、所述低阻层的厚度范围为20nm-1000nm。
24、一种电学转换结构，用于实现多个待集成晶圆的电气互联，包括：
25、低阻层，具有相对设置的第一表面和第二表面；
26、第一低阻结构，形成于所述低阻层的第一表面上且与所述低阻层电学导通，所述第一低阻结构用于电连接一个或多个待集成晶圆；
27、第一高阻层，形成于所述低阻层的第二表面上，所述第一高阻层内形成有第二低阻区，所述第二低阻区与所述低阻层接触并电学导通，所述第二低阻区用于电连接剩余一个或多个待集成晶圆；
28、其中，所述第一低阻结构、低阻层以及第二低阻区形成导电通道。
29、一种晶圆互联结构的制作方法，包括：
30、提供第一晶圆和第二晶圆，所述第一晶圆具有第一电接触区，所述第二晶圆具有第二电接触区；
31、提供衬底，在所述衬底的表面依次形成第一高阻层、低阻层和第二高阻层；
32、根据所述第一晶圆上的第一电接触区，在所述第二高阻层上形成与之对应的第一低阻区，所述第一低阻区与所述低阻层接触并电学导通；
33、保留所述第二高阻层上的第一低阻区，去除所述第二高阻层上的其他区域；
34、保留所述低阻层上与所述第一低阻区对应的区域以及布线区域，去除其他区域；
35、将所述第一晶圆的第一电接触区与所述第一低阻区键合；
36、去除所述衬底；
37、根据所述第二晶圆上的第二电接触区，在所述第一高阻层上形成第二低阻区，所述第二低阻区与所述低阻层接触并电学导通；
38、将所述第二晶圆的第二电接触区与所述第二低阻区键合。
39、在本发明的一个或多个实施例中，将所述第一晶圆的第一电接触区与所述第一低阻区键合时，键合真空度优于0.1pa，键合温度低于400℃，键合压力小于10kn；和/或，
40、将所述第二晶圆的第二电接触区与所述第二低阻区键合时，键合真空度优于0.1pa，键合温度低于400℃，键合压力小于10kn。
41、在本发明的一个或多个实施例中，将所述第一晶圆的第一电接触区与所述第一低阻区键合之前，还包括：
42、在真空条件下对所述第一低阻区表面和第一晶圆表面进行活化处理；
43、和/或，
44、将所述第二晶圆的第二电接触区与所述第二低阻区键合之前，还包括：
45、在真空条件下对所述第一高阻层表面、第二低阻区表面和第二晶圆表面进行活化处理。
46、在本发明的一个或多个实施例中，根据所述第一晶圆上的第一电接触区，在所述第二高阻层上形成与之对应的第一低阻区，包括：
47、根据所述第一晶圆上的第一电接触区的相对位置和横向形状，在所述第二高阻层中光刻定义相同位置与形状的图案，通过热扩散或离子注入对光刻图案进行区域性掺杂，形成第一低阻区；
48、和/或，
49、根据所述第二晶圆上的第二电接触区，在所述第一高阻层上形成第二低阻区，包括：
50、根据所述第二晶圆上的第二电接触区的相对位置与横向形状，在所述第一高阻层中光刻定义相同位置与形状的图案，通过热扩散或离子注入对光刻图案进行区域性掺杂，形成第二低阻区。
51、在本发明的一个或多个实施例中，所述第一低阻区的掺杂类型与所述低阻层相同；和/或，
52、所述第一低阻区的掺杂浓度高于5e18cm-3；和/或，
53、所述第二低阻区的掺杂类型与所述低阻层相同；和/或，
54、所述第二低阻区的掺杂浓度高于5e18cm-3；和/或，
55、所述第一高阻层的电阻率大于1000ω/sq；和/或，
56、所述第一高阻层的厚度范围为100nm-5000nm；和/或，
57、所述第二高阻层的电阻率大于1000ω/sq；和/或，
58、所述第二高阻层的厚度范围为100nm-5000nm；和/或，
59、所述低阻层的电阻率小于100ω/sq；和/或，
60、所述低阻层的厚度范围为20nm-1000nm。
61、一种晶圆互联结构，包括：
62、电学转换结构，包括低阻层、第一低阻结构以及第一高阻层，所述低阻层具有相对设置的第一表面和第二表面；所述第一低阻结构，形成于所述低阻层的第一表面上且与所述低阻层电学导通；所述第一高阻层，形成于所述低阻层的第二表面上，所述第一高阻层内形成有第二低阻区，所述第二低阻区与所述低阻层接触并电学导通；其中，所述第一低阻结构、低阻层以及第二低阻区形成导电通道；
63、第一晶圆，具有第一电接触区，所述第一电接触区与所述电学转换结构的第一低阻结构接触并电连通；
64、第二晶圆，具有第二电接触区，所述第二电接触区与所述电学转换结构的第二低阻区接触并电连通。
65、与现有技术相比，本发明的电学转换结构及其制作方法、晶圆互联结构及其制作方法，利用外延的低阻层实现水平(横向)方向的电互连，通过对低阻层两侧的高阻层采用局部选区的热扩散或离子注入，形成低阻区连通低阻层，实现垂直(竖向)方向的电互连。
66、本发明的电学转换结构及其制作方法、晶圆互联结构及其制作方法，基于现有的半导体设备与技术，利用光刻技术定义互连区域，实现百纳米间隔的高密度互连，并且无需使用电镀与化学机械抛光等湿化学环节，降低大面积高密度电互连的技术难度，同时改善良率。