专利名称：氮化钨层制造方法及使用同样原理的金属连线制造方法
技术领域：
本发明涉及一种生产半导体器件的方法，特别地，涉及一种生产氮化钨(WNx)层的方法，该涂层可以有选择地在一个接触孔中形成，或者在未侵入到衬底的底层金属连线层上形成，或在底层连线层上形成，并且在高温下是稳定的。本发明还涉及利用同样方式生产金属连线的方法。
随着半导体集成电路(ICs)集成度的提高，金属互连线路的宽度减小，而接触孔的宽高比(aspectratio)持续上升。然而，现今用作金属连线材料的铝(Al)合金薄膜在接触孔中显示出不良的阶跃式覆盖层，或由于喷镀而产生空白点。结果是，互连线路之间发生短路，降低了集成电路的可靠性。因此，选择性化学气相淀积-钨(SCVD-W)一直吸引着人们努力尝试通过化学气相淀积(CVD)用钨(W)作金属连线的材料。
图1A到1E显示一种通过化学气相淀积制成钨层的方法。
在图1A中，用来定义源/漏区的杂质区12是通过把离子注入一个硅衬底10制成的。然后，在包括杂质区12的衬底10的整个表面上制成作为绝缘层13的一个氧化硅层，其厚度达500-2000埃。如图1B所示，其中用于制作金属连线的沟槽19是通过对绝缘层13和硅衬底10蚀刻加工至一个预定的深度而制成的。
随后，一个钛(Ti)层在绝缘层13上和沟槽19中被淀积至厚度为200-1500埃，并进行热处理。热处理的结果是，硅衬底10与Ti层起反应，这样形成一个硅化钛(TiSix)层14，作为对衬底接触表面上仅有的电阻层。然后，剩下的未与衬底进行反应的钛通过湿蚀被去掉，得到了图1C中所示的结果。
这之后，如图1D所示，一个氮化钛(TiN)层作为扩散阻挡层15被淀积至厚度为150-900埃，还有一个钨层16在扩散阻挡层15上被淀积至厚度为1000埃或1000埃以上。
然后，所得生成物通过化学机械抛光(CMP)被蚀刻还原，如图1E所示，钨层16只保留在沟槽19中，这就制成了金属连线。
然而，如上面所述，当金属连线通过选择性化学气相淀积-钨(SCVD-W)来制作时，TiN层作为扩散阻挡层有些物理特性，比如张力，不同于那些作为金属连线层的W层，并且两层之间的接触面受力很强。因此，W层会被提升，特别是TiN层/W层可能在化学机械抛光过程需要外加机械力时从绝缘层被提升。
另一方面，当由P+杂质硼(B)制成杂质区时，杂质在其后的加热过程中与Ti起反应生成TiB2。结果是，电阻接触特性降低，同时接触电阻增加。
为了克服上述问题，提出了如图2A所示的一个方法，其中钨层24被制成一个电阻层，氮化钨层25作为杂质域22上的扩散阻挡层制作在硅衬底20上，然后一个钨层26被制成一个金属连线层。
在上述方法中，钨层24作为电阻层通过分别以6sccm流入氟化钨(WF6)和以200sccm流入氢(H2)，在淀积温度为600℃，0.1Torr大气压下制造为厚度达200-1500埃。然后，氮化钨层25作为扩散阻挡层被淀积至厚度为150-900埃，钨层26在氮化钨层25上被淀积至厚度为1000埃或以上。所得生成物被蚀刻还原，这就制成了一根金属连线。金属连线的一个截面在图2B的扫描电子显微(SEM)照片中显示。
被制成电阻层的钨层显示出与硅极好的粘合性，然而另一方面钨与硅在形成硅化钨时还原反应导致硅衬底的侵蚀，这就损坏了电特性，如图2B所示。在结点深度降至0.1um或以下的超大规模集成电路时代，侵蚀变成了更加严重的问题。进一步地，因为钨与硅在550℃或以上的温度起反应，随后的处理必须在高于550℃的温度完成时，很难将上述金属连线制造方法应用于半导体器件的制造过程。
为克服上述问题，本发明的目的是提供一个制造半导体器件的方法。
为达到上述目的，提供了一个制造半导体器件的方法，包括以下步骤<a>在带有一个导电层的一个半导体衬底上制作一个绝缘层；<b>通过蚀刻绝缘层来制成一个接触孔，用来暴露出导电层；和<c>有选择地仅在接触孔中，通过注入一种含氮气体、钨源气体与还原剂气体等的混合气体，淀积氮化钨层。
为达到上述目的，还提供了一种为半导体器件制造金属连线的方法，包括的步骤为<a>在带有一个导电层的一个半导体衬底上制作一个绝缘层；<b>通过蚀刻绝缘层制成一个接触孔，用来暴露出导电层；<c>通过把钨化合物淀积在由接触孔暴露出的导电层上，来制成一个电阻层；<d>紧跟着在原位置把氮化钨层淀积在电阻层上，并注入一种含氮气体、钨源气体与还原剂气体的混合气体，来制成一个扩散阻挡层；和<e>在扩散阻挡层上淀积一个金属层。
在本发明中，最好使用WF6和WCl6其中之一作为钨源气体；N2，NH3和甲基联氨(methyl hydrazine)其中之一作为含氮气体；还有H2，SiH4，SiH1Cl3和PH3其中之一作为还原剂气体。
含氮气体与钨源气体的流量比可以是0.5-100，最好是2-7。还原剂气体与钨源气体的流量比可以是0-500，最好是20-50。
最好在制成电阻层的步骤中包括几个步骤在由接触孔暴露出来的导电层上淀积一个氮化钨层；通过对所得的带有氮化钨层的生成物进行热处理，来制成一个薄硅化钨层的电阻层，使得氮化钨层上面的钨与硅衬底起反应。
根据本发明，氮化钨层有选择地被制成在暴露出硅衬底或底层金属连线层的接触孔中，这样制成了高可靠的金属连线。
本发明的上述目的和优点通过对最佳实施例的详细描述及参考所附图表将会变得更明确图1A到1E是截面图，解释了一种传统的制造Ti/TiN/W结构的金属连线的方法；图2A是截面图，解释了一种传统的制造W/WNx/W结构的金属连线的方法；图2B是图2A所示金属连线截面的一个扫描电子显微(SEM)照片；图3是依照本发明的淀积一个WNx层的处理室的截面图；图4A到4D是扫描电子显微照片，显示了根据NH3气体流量而有选择地生长的TiN层的截面；图5是一张图，显示了依照本发明制成的WN层的X射线衍射结果；
图6A到6D是截面图，解释了依照本发明第一实施例的用于制造半导体器件的金属连线的方法；图7A和7B是截面图，解释了依照本发明第二实施例的用于制造半导体器件的金属连线的方法；图8A至图8E是依照本发明第三实施例，用于制造半导体器件的金属连线的方法的截面图。
WNx层生长设备图3是依照本发明的，用于淀积一个WNx层的化学气相淀积处理室的截面图。
参考图3，一个用于在其上装载晶片的基座30被安装在处理室40的下部，一个红外(IR)灯39被安装在上部用于把晶片32的温度加热至一个适合起反应的温度。钨源气体和含氮气体从第一气体入口34被注入，水平流到装载于基座30上的晶片32上。还原剂气体从第二气体入口36被注入，通过一个网状喷嘴38垂直流到晶片32上，并与由第一气体入口34导入的气体发生反应，这样在晶片32上生成了WNx层。反应过后，气体通过与第一和第二气体入口34和36相对的出口42排空。
WN层的制造在处理室40中可能产生的污染源通过把处理室置为10-6Torr或以下的近似真空而降至最小。然后，基座30被加载上一个上面制有杂质区的硅衬底；或加载上一个硅衬底，该硅衬底包括一个由例如铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)和铂(Pt)其中之一的纯金属，或由它们的硅化合物之一，或它们的合金之一制成的底层金属连线层。处理室40由IR灯39加热至200-700℃，然后反应气体由第一和第二气体入口34和36导入，最好在0.01-1Torr气压下。这里，最好用WF6或WCl6作为钨源气体，用甲基联氨，N2或NH3作为含氮气体，它们从第一气体入口34被注入。最好用H2，SiH4，SiH1Cl3，SiH2Cl2和PH3中的一种作为还原剂气体，它从第二气体入口36被注入。含氮气体与钨源气体的流量比在0.5-100较好，最好是2-7。还原剂气体与钨源气体的流量比在0-500较好，最好是20-50。
图4A到4D是扫描电子显微照片，显示了根据NH3气体与钨源气体流量比的WNx层的生长。
一个里面带有一个接触孔的硅衬底被加载到图3的化学气相淀积处理室40之后，WNx层是通过把NH3气体的流量改变至0，10，20和40sccm，在固定的淀积温度600℃，0.1Torr气压下，WF6流量为6sccm，H2流量为200sccm制成的。所得结果在图4A到4D的扫描电子显微照片中显示。
从图4A中显示出，只有纯钨层才在接触孔中形成，表明钨层严重侵蚀衬底，这是以前的工艺上的一个问题。另一方面，随着NH3的流量为10sccm，如图4B所示侵蚀被抑制，而薄膜几乎不生长并且一个中心核只在接触孔底部表面生成。随着NH3的流量为20sccm，如图4C所示，一个WNx层有选择地只在衬底部分和接触孔侧壁上生成，不在氧化硅层上生成。然而，如图4D所示，随着NH3的流量为40sccm，WNx层的选择淀积特性消失，它在整个衬底表面生成。
因此，结论是，通过调整含氮气体与钨源气体的流量比，WNx层可以有选择地仅在接触孔中生长。这在图5显示的图4C的WNx的X射线衍射结果中更加明显。图5中，显示了β-W2N相位的三个峰和不同的晶体取向，这表明WNx层在硅衬底上有选择地生成。
制造金属连线的方法参考图6A至8E，将描述一个利用上述WNx层制造方法来制造半导体器件的金属连线的方法。
第一实施例参考图6A，一个绝缘层103，例如氧化硅层，在一个其中带有杂质区102的硅衬底100上被制成至厚度为500-2000埃。这里，作为绝缘层103的氧化硅层可以由氮化硅层所代替，或由将杂质注入一个氧化硅层或氮化硅层后得到的涂层代替。然后，通过光刻法干蚀绝缘层103，来制成一个接触孔110，它用来暴露出杂质区102。
参考图6B，在绝缘层103上和接触孔110中淀积一个Ti层至厚度为200-1500埃。然后所得生成物被热处理，这样Ti层与由接触孔110暴露出的硅衬底100进行反应，这样仅在接触孔110与硅衬底100的接触表面上形成一个TiSix层104。剩下的未与衬底进行反应的Ti通过湿蚀被去掉。TiSix层104作为电阻层。
参考图6C，硅衬底100被加热至200-700℃，通过流入含氮气体、钨源气体和还原剂气体到硅衬底100上，在由接触孔110暴露出的衬底100上和绝缘层103的侧壁上有选择地淀积WNx层。这里，氮族气体与钨源气体的流量比是0.5-100，还原剂气体与钨源气体的流量比为0-500。
参考图6D，WN层105被制成后，仅在接触孔100中通过原位置方式淀积一个金属薄层108，就制成了一根金属连线。这里，金属层最好由例如Al，W，Mo，Co，Ti，Cu和Pt其中之一的纯金属，或由它们的硅化合物之一，或它们的合金之一来制成。
第二实施例第二实施例与第一实施例的差别在于，通过蚀刻绝缘层103和衬底100来制成一个沟槽109，然后如图7A所示制成了一个金属连线层，而不是图6A的仅由蚀刻一个绝缘层制成的接触孔110中生成一根金属连线。图7B中，在沟槽109形成后，作为电阻层的TiSix层104，作为扩散阻挡层的WNx层105和作为金属层的钨层108相继被制成，这就如第一实施例的方式一样完成了一根金属连线。制造沟槽109的原因是为了克服接触孔的宽高比增加的问题。
第三实施例第三实施例与第一和第二实施例有很大不同，不同在于不是由TiSix层作为电阻层，而是通过化学气相淀积，淀积钨或钨化合物例如硅化钨来降低接触电阻，并且通过化学气相淀积，一个作为扩散阻挡层的WN层在原位置被淀积。
参考图8A，在硅衬底100上制成一个按照普通器件隔离方法，用来把活动区各自隔开的器件隔离区101，这之后一个杂质区，例如一个N+或P+结102在一个活动区中通过离子注入来制成。紧跟着，绝缘层103，例如BPSG被镀在所得生成物上，使得执行步骤平面化了。
参考图8B，绝缘层103通过光刻法被蚀刻，并且接触孔110被制成用来暴露出硅衬底100的杂质区102。
参考图8C，在包括接触孔110的所得生成物上，通过化学气相淀积制成一个含钨电阻层124。这里，电阻层124可用下述4种方式制成<1>在足够短时间流入钨源气体而不致于在硅上造成侵蚀，这样来淀积钨电阻层124；<2>在初始化淀积中，氮化钨电阻层124被制成很薄，通过把含氮气体和钨源气体的流量比设置到2或以下，大量的钨只在接触孔底部，这就防止了硅上的侵蚀。然后，通过增加含氮气体的流量，使氮族气体与钨源气体的流量比达到2-100，最好是2-7，WNx层125在接触孔中被制成。这样，可以防止硅上的侵蚀并且WN层可以有选择地仅在接触孔中生成；<3>SiH4或SiH2Cl2与钨源气体混合起来制成电阻层124，把混合气体在500℃或以上淀积，这就制成了硅化钨；或者<4>WNx层的阻挡金属被直接淀积在硅衬底上并经过煅烧，这样WN层上的钨与底层硅进行反应，就制成了作为电阻层124的硅化钨。
参考图8D，一个扩散阻挡层125，也就是WN层，在与第一实施例中相同的方式淀积了电阻层124的同一室中，WN层被淀积至厚度为500埃或以上。
参考图8E，在上面制成有扩散阻挡层125的所得生成物上淀积一个金属连线层128。金属层128最好通过淀积连线金属如Al或Cu来制成。
因此，如上所述，依照本发明，一个WNx层可以被有选择地只生成在接触孔的侧壁上和由接触孔暴露出的硅衬底或底层金属连线层上，而不在绝缘层上。这样，由于在作为扩散阻挡层的WNx层制成后，制成了作为金属连线层的W层，氮化钨和钨层有相似的物理特性，传统金属连线层产生的提升可以被防止。当依照本发明第三实施例制成电阻层时，克服了衬底的侵蚀并且后续的高温处理可以制成稳定的半导体器件。另外，可以防止由于使用Ti层制成电阻层而加大接触电阻。
本发明并不局限于上述实施例，很容易明白，任何一个本领域专家都可以在本发明的精神和范围内得到多种改变形式。
权利要求
1.一个制造半导体器件的方法，包括的步骤有<a>在一个上面制成了一个导电层的半导体层衬底上制成一个绝缘层；<b>通过蚀刻所述的绝缘层来制成接触孔，用来把所述的导电层暴露出来；并且<c>通过注入一种由含氮气体、钨源气体和还原剂气体的混合气体，有选择地只在所述接触孔中淀积一个氮化钨层。
2.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的导电层是由铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化合物和所述金属的一种合金，以上其中之一制成的。
3.一个如权利要求1中所述的制造半导体器件的方法。其特征在于所述的绝缘层是由一个氧化硅层，一个氮化硅层，和一个通过把杂质注入所述的氧化硅层和所述的氮化硅层之一所得到的涂层这三者其中之一制成的。
4.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的钨源气体是WF6和WCl6之一。
5.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的含氮气体是N2，NH3和甲基联氨(methyl hydrazine)之一。
6.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的还原剂气体是H2，SiH4，SiH1Cl3，SiH2Cl2和PH3之一。
7.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的含氮气体与所述的钨源气体的流量比是0.5-100。
8.一个如权利要求7中所述的制造半导体器件的方法，其特征在于所述的含氮气体与所述的钨源气体的流量比是2-7。
9.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的还原剂气体与所述的钨源气体的流量比是0-500。
10.一个如权利要求9中所述的制造半导体器件的方法，其特征在于所述的还原剂气体与所述的钨源气体的流量比是20-50。
11.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<b>之后，还包括一个步骤，通过蚀刻所述的暴露的导电层制成一个沟槽，达到一预定深度。
12.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<c>之前，还包括一个步骤，通过制成一个硅化钛层来制成一个电阻层。
13.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<c>之后，还包括一个步骤，在原位置制成一个金属层。
14.一个如权利要求13中所述的制造半导体器件的方法，其特征在于所述的金属层是由铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化合物和所述金属的一种合金，以上其中之一制成的。
15.一个为半导体器件制造金属连线的方法，包括的步骤有<a>在一个上面制成了一个导电层的半导体层衬底上制成一个绝缘层；<b>在所述的绝缘层上通过蚀刻制成一个接触孔，用来把所述的导电层暴露出来；<c>通过在所述的被所述接触孔暴露出来的导电层上淀积钨化合物制成一个电阻层；<d>通过随后在所述电阻层原位置上淀积氮化钨层，注入一种含氮气体、钨源气体和还原剂气体的混合气体来制成一个扩散阻挡层；<e>在所述扩散阻挡层上淀积一个金属层。
16.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的钨化合物是钨，硅化钨和氮化钨之一。
17.一个如权利要求1 5中所述的为半导体器件制造金属连线的方法，其特征在于制成所述的电阻层的所述步骤<c>包括步骤在所述的由所述接触孔暴露出的导电层上淀积一个氮化钨层；并且对上面制成有所述的氮化钨层的所得生成物进行热处理，这就使所述氮化钨层中的钨与硅衬底进行反应，制成一个薄硅化钨层的电阻层。
18.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的导电层是掺杂有P+杂质的硅衬底和金属连线层其中之一，金属连线层是由铅(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化物和所述金属的一种合金，以上其中之一制成的。
19.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的绝缘层是由一个氧化硅层，一个氮化硅层，和一个通过把杂质注入所述的氧化硅层和所述的氮化硅层之一所得到的涂层，这三者其中之一制成的。
20.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的步骤<d>和<c>就在同一个室的原位置进行。
21.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的钨源气体是WF6和WCl6之一。
22.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的含氮气体是N2，NH3和甲基联氨之一。
23.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的还原剂气体是H2，SiH4，SiH1Cl3，SiH2Cl2和PH3之一。
24.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的含氮气体与所述的钨源气体的流量比是0.5-100。
25.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的还原剂气体与所述的钨源气体的流量比是0-500。
26.一个如权利要求15中所述的为半导体器件制造金属连线的方法，其特征在于所述的金属层是由铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化物和所述金属的一种合金其中之一制成的。
全文摘要
提供了一个新的制造选择性氮化钨层的方法和一个利用相同方法制造金属连线的方法。在这些方法中,通过调整所注入的含氮气体和钨源气体的流量比,一个氮化钨层被有选择地仅在一个接触孔中被淀积。因此,防止了硅衬底上的侵蚀并且制成了在高温下稳定的氮化钨层。另外,金属连线的接触电阻可以被降低。
文档编号H01L21/768GK1182958SQ9611448
公开日1998年5月27日 申请日期1996年11月15日 优先权日1996年11月15日
发明者朴炳律, 河定旼, 高大弘, 李相忍 申请人:三星电子株式会社