多层电路组件的制造
【技术领域】
[0001]本发明关于制造电路组件的方法，更详而言之，是有关于电路组件的批量制造(bulk-fabricat1n)的晶圆级方法，像是多层电感器或多层变压器。
【背景技术】
[0002]近年来，现代超高密度集成电路的特征已经稳定地减小尺寸，努力提高电路的整体速度、性能及功能性。因此，由于各种电子组件，像是晶体管、电容器、二极管等等，在集成密度上显著且持续的改善，所以半导体产业持续经历巨大成长。这些改善主要是来自于持续且成功地努力减少组件的临界尺寸(即，最小特征尺寸)，直接造成制程设计人员具备把越来越多的组件集成到一半导体芯片的特定区域内的能力。
[0003]集成电路设计的改善基本上已是二维(2D);即是说，改善主要是涉及到半导体芯片表面上的电路布局。然而，当装置特征持续进行积极缩放，以及更多的半导体组件被放置在单一芯片的表面上时，电路功能需要的电互连所需数量会显着增加，导致整体电路布局逐渐地变成更为复杂且密集封装。此外，尽管光刻工艺的改善在二维电路设计的集成密度中已经取得明显的进展，简单的减少特征尺寸会迅速地接近目前仅能在二维中实现的限制。
[0004]当电子装置在单一芯片上的数量迅速增加时，三维(3D)集成电路布局，像是堆栈式芯片设计，正被考虑用于某些半导体装置或电路，部分用于克服该特征尺寸和与二维布局相关的密度限制。在三维集成设计中，二个或更多的半导体芯片可以结合在一起，且在这些芯片之间会形成电连接。
[0005]电路组件，像是电容器、电感器、变压器等，被广泛运用在各种电子电路上。通常，电感器或电容器是离散的装置，经由耦合到例如电子电路的主机板而分别制造并集成到电子电路中。这种电路组件的现有设计可能不适合使它们容易集成到三维电路布局中。
【发明内容】
[0006]通过本发明提供在衬底上形成电路组件的方法，一方面克服现有技术的缺点，并提供额外优点。本发明形成方法包括:在该衬底之上的至少一层中形成该电路组件的至少一个导电部；提供未固化的聚合物介电材料至少部分地围绕且覆盖该电路组件的该至少一个导电部；部分固化该聚合物介电材料以获得部分固化的聚合物介电材料；抛光该部分固化的聚合物介电材料使其低至该电路组件的该至少一个导电部的高度；以及形成该电路组件的至少一个其余导电部，并与该电路组件的该至少一个导电部电接触。
[0007]其他特征及优点通过本发明的技术实现。本发明的其他实施例与态样在本文中详述且视为是所要求保护的本发明的一部分。
【附图说明】
[0008]本发明的一或多个态样被特别指出并在本说明书结论的权利要求中作为例子明确要求保护。从下文详述结合附图，本发明的前述及其他目的，特征及优点是显而易见的。
[0009]图1A根据本发明的一或多个态样，显示由制造工艺形成的多层电路组件的实施例，;
[0010]图1B根据本发明的一或多个态样，显示图1A中沿着线1B-1B的多层电路组件的剖面正视图；
[0011]图1C根据本发明的一或多个态样，显示图1B中沿着线1C-1C的多层电路组件的剖面俯视图；
[0012]图2A到图2W根据本发明的一或多个态样，显示多个多层电路组件的晶圆级制造工艺的实施例；以及
[0013]图3根据本发明的一或多个态样，显示可用于晶圆级的多层电路组件的批量制造的概述。
【具体实施方式】
[0014]本发明的态样及某些特征、优点及其中细节，将参照附图所示的非限制性实施例更充分解释如下。已知的材料、制造工具、制程技术等等的描述，省略以便不会非必要地模糊本发明的细节。然而，应当理解的是，该详细描述与该具体示例，尽管示出本发明的实施例，但仅是以示例方式示出，而不是以限制方式。在本发明的基本观念的精神和范围内作的各种替换、修改、添加和/或配置，对于本领域的技术人士来说将是显而易见的。还要注意的是所参考的附图，为了方便了解是不按比例绘制，其中贯穿不同附图中的所使用的相同参考数字表示相同或类似的组件。
[0015]下文中本发明是晶圆级的批量工艺，用于制造大量的离散电路组件，像是电感电路组件，包括电感器或变压器。须注意，本文使用的“晶圆级(wafer-level)”是指多个电路组件横跨衬底的制造，像是横跨半导体晶圆或用于制造集成电路的其他晶圆的上表面，或者，晶圆级可以指例如，在太阳能产业的太阳能电池阵列的制造期间所使用的面板。本发明的制造工艺的其他应用对于本领域的技术人士来说是显而易见的。还需注意的是，所希望的组件形成因素可能满足，像是用于表面安装兼容性的JEDEC四方平面无引脚(QFN)底面积(footprint)，以利于集成该电路组件芯片到任何各种的二维和三维封装。
[0016]图1A到图1C显示电路组件的一个实施例，一般表示为100，根据本发明的方法来制造。
[0017]共同参照图1A到图1C，电路组件100包括(或设置在之上)衬底101，像是半导体衬底或其他晶圆衬底，且包括，在所示出的实施例中，下导电部110、导电孔部120以及上导电部130接触且如图所示电连接以形成设置在衬底101上的多层结构102。介电材料，像是聚合物介电质105，围绕电路组件100的下导电部110、导电孔部120以及上导电部130。在所示出的构造中，电路组件100显示了变压器的实施例，且薄磁性材料层115被设置在部分由电路组件100的导电孔部120定义的区域内。
[0018]注意，在示出的变压器构造中，两个线圈被限定在多层结构102中，磁性材料层115至少部分驻留在多层结构102内。特别是，所示出的下导电部110包括多个第一平行导体定向于第一方向，而上导电部130包括多个第二平行导体定向于第二方向，其是从该第一方向偏移。导电接触点111、131，与上导电部130同时期形成(例如)，电连接(在图式的例子)到该结构的相对端附近的不同导电孔120。这些导电孔与下导电部110的各自不同的导体进行电接触。
[0019]作为一个特定的例子，结构101可具有约500到600微米的厚度，且多层结构102可具有厚度，例如，约70微米，其中下导电部110可约为20微米厚，导电孔部120可约为30微米厚，而上导电部130可约为20微米厚。在一种情况下，磁性材料层115可约为2微米厚。注意这些厚度数目仅供示例。此外，注意在一实施例中，衬底101可以是半导体衬底，像是硅衬底或是含硅的衬底，并且电路组件100的导电部可由金属或金属合金组成，例如铜，其可以用任何合适的工艺，例如电镀，来进行沉积。
[0020]注意本文示出的图1A到图1C的电路组件100仅供示例，而其它的电路组件，特别是，其它的电感电路组件，像是其它的电感器或变压器组件，可用本文所公开的方法制成。在一实施例中，单一线圈或多线圈电感电路组件可在多层结构中形成，像是在图1A到图1C中示出的实施例。
[0021]借由进一步解释，图2A到图2W显示一个电路组件制造工艺的实施例，根据本发明的一或多个态样。注意在这些图中，是示出被制造的该电路组件的端面正视图，对比图1B中示出的例子显示剖面正视图旋转90度。
[0022]参考图2A，显示出一个结构包括衬底101，其上沉积一层薄介电材料层200覆盖。衬底101可以是任何适当的材料，其上的电路组件可如本文所述的形成。注意多个主动和/或被动的电路