具有残余应力层的半导体封装件及其制造方法
【专利说明】具有残余应力层的半导体封装件及其制造方法
[0001]本申请要求于2014年7月7日在韩国知识产权局提交的第10-2014-0084654号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本发明构思涉及具有残余应力层的半导体封装件及其制造方法。
【背景技术】
[0003]在半导体工业中，已经开发了各种封装技术以满足对半导体装置和/或电子电器的大存储、薄厚度和小尺寸的需要。半导体封装件会由于施加到其上的热而产生翘曲。
【发明内容】
[0004]根据本发明构思的示例性实施例，提供了一种半导体封装件。所述半导体封装件包括下封装件和堆叠在下封装件上的上封装件。下封装件包括封装基底、半导体芯片、模制层和残余应力层。封装基底具有上表面和下表面。半导体芯片设置在封装基底的上表面上。模制层包封半导体芯片。残余应力层设置在半导体芯片上。残余应力层包括塑性形变的表面。残余应力层具有残余应力以抵消下封装件的翘曲。
[0005]根据本发明构思的示例性实施例，提供了一种半导体封装件。下封装件包括下半导体芯片、下封装基底和下模制层。下半导体芯片安装在下封装基底上。下模制层包封下半导体芯片。上封装件堆叠在下封装件上。上封装件包括上半导体芯片、上封装基底和上模制层。上半导体芯片安装在上封装基底上。上模制层包封上半导体芯片。残余应力层具有残余应力以抵消下封装件的翘曲。残余应力层与下封装件接触。残余应力层包括多个第一凹痕。
[0006]根据本发明构思的示例性实施例，提供了一种制造半导体封装件的方法。形成下封装件。在下封装件上堆叠上封装件。形成连接端子以将下封装件和上封装件彼此电连接。为了形成下封装件，将下半导芯片安装在下封装基底的上表面上。在下封装基底的上表面上形成模制层，以包封下半导体芯片并且暴露下半导体芯片的上表面。形成覆盖下半导体芯片和下模制层的种子层。对种子层的表面执行喷丸处理，以使种子层的表面塑性形变。将具有塑性形变的表面的种子层图案化，以形成残余应力层。
[0007]根据本发明构思的示例性实施例，提供了一种制造半导体封装件的方法。提供下封装件。下封装件包括下封装基底、安装在下封装基底上的下半导体芯片以及包封下半导体芯片的下模制层。在下封装件上堆叠上封装件。上封装件包括上封装基底、安装在上封装基底上的上半导体芯片以及包封上半导体芯片的上模制层。在上封装件和下封装件之间形成残余应力层。残余应力层具有残余应力以抵消下封装件的翘曲。为了形成残余应力层，在下封装件上形成金属种子层。对金属种子层的表面执行喷丸处理以使金属种子层的表面塑性形变。将具有塑性形变的表面的金属种子层图案化以形成残余应力层。残余应力层暴露下模制层。
[0008]根据本发明构思的示例性实施例，半导体封装件包括下封装件和堆叠在下封装件上的上封装件。下封装件包括具有多个第一凹痕的表面。
【附图说明】
[0009]通过参考附图详细描述发明构思的示例性实施例，本发明构思的这些和其它特征将变得更加明显，其中:
[0010]图1A至图1C是示出根据本发明构思的示例性实施例的使用喷丸处理制造半导体封装件的方法的剖视图；
[0011]图2A至图2B是示出半导体封装件的翘曲的剖视图；
[0012]图3A和图3B是不出根据本发明构思的不例性实施例的喷丸处理的剖视图；
[0013]图4A示出显示了根据本发明构思的示例性实施例的半导体封装件的残余应力和翘曲之间的关系的图；
[0014]图4B和图4C是示出根据本发明构思的示例性实施例的喷丸处理的效果的剖视图；
[0015]图5A至图f5D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0016]图6A至图6D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0017]图7A至图7D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0018]图7C是图7B的一部分的放大剖视图；
[0019]图8A至图8D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0020]图8C是图8B的一部分的放大剖视图；
[0021]图9A至图9D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0022]图10A至图10C是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图。图10D是示出根据本发明构思的示例性实施例的半导体封装件的剖视图；
[0023]图11A至图11D是示出根据本发明构思的示例性实施例的制造半导体封装件的方法的剖视图；
[0024]图11E是示出根据本发明构思的示例性实施例的半导体封装件的剖视图；
[0025]图12A是示出根据本发明构思的示例性实施例的包括半导体封装件的示例性存储卡的示意性框图；以及
[0026]图12B是示出根据本发明构思的示例性实施例的包括半导体封装件的示例性信息处理系统的示意性框图。
【具体实施方式】
[0027]下面将参照附图来详细描述本发明构思的示例性实施例。然而，本发明构思可以以不同的形式来实施，且不应被解释为受这里所阐述的实施例的限制。在附图中，为了清楚性，可以夸大层和区域的厚度。还将理解的是，当元件或基底被称为“在”另一元件或基底“上”时，该元件或基底可以直接在另一元件或基底上，或者也可以存在中间层。还将理解的是，当元件被称为“结合到”或“连接到”另一元件时，该元件可以直接结合到或连接到另一元件，或者也可以存在中间元件。在整个说明书和附图中，同样的附图标记可指示同样的元件。
[0028]图1A至图1C是示出根据本发明构思的示例性实施例的使用喷丸处理制造半导体封装件的方法的剖视图。图2A和图2B是示出半导体封装件的翘曲的剖视图。图3A和图3B是示出根据本发明构思的示例性实施例的喷丸处理的剖视图。
[0029]参照图1A，可以通过在封装基底110上安装半导体芯片120并且形成模制层140以包封半导体芯片120来制造半导体封装件80。封装基底110可以是具有上表面110a和背对上表面110a的下表面110b的印刷电路板。半导体芯片120可以是存储芯片、逻辑芯片或它们的组合。半导体芯片120以倒装芯片键合的方式安装在封装基底110的上表面110a上，其中，半导体芯片120的有源表面面对封装基底110并通过诸如焊球或焊块的端子130电连接到封装基底110。可以通过使用EMC(环氧模制复合物)的MUF(模制底部填充)工艺来形成模制层140。模制层140暴露半导体芯片120。模制层140包括与半导体芯片120的表面120s基本共面的表面140s。半导体芯片120的表面120s可以是非有源表面。可选择地，模制层140可以完全包封半导体芯片120。在这种情况下，不需要暴露半导体芯片120的表面120s。
[0030]半导体封装件80可以包括具有不同热膨胀系数(CTE)的各种材料(例如，硅、金属、阻焊剂等)。当半导体封装件80经受施加到其的热或自发热时，CTE的差异会导致半导体封装件80的翘曲。如图2A中所示，半导体封装件80具有正翘曲，其中，半导体封装件80朝着封装基底110的下表面110b凸出地翘曲。可选择地，如图2B中所示，半导体封装件80具有负翘曲，其中，半导体封装件80朝着封装基底110的上表面110a凸出地翘曲。例如，当封装基底110相对于半导体芯片120和/或模制层140的热膨胀系数具有高的热膨胀系数时，半导体封装件80会具有图2A中所示的正翘曲。
[0031]参照图1B，在半导体封装件80上形成种子层150a，然后对种子层150a执行喷丸处理。种子层150a可以包括金属、陶瓷、聚合物等。例如，种子层150a可以是具有大约10 μπι左右的厚度的诸如铜层的金属层。种子层150a完全覆盖半导体芯片120。可选择地，种子层150a可以部分地覆盖半导体芯片120。
[0032]可以通过利用用于使诸如金属颗粒、陶瓷颗粒或玻璃颗粒的丸(shot)95高速碰撞种子层150a的表面150s的喷射装置90来执行喷丸处理。可以在室温(例如，大约25°C )下执行喷丸处理。
[0033]参照图1C，喷丸处理可以将种子层150a转变为具有塑性形变(或塑性变形)或喷丸处理过的表面150sp的残余应力层150。如图3A中所示，从喷射装置90喷出的丸95以某一速度撞击种子层150a的表面150s，该速度使由丸95施加到表面150s的应力超过种子层150a的屈服应力。在这种情况下，丸95的高速冲击在种子层150a的表面150s上留下了凹痕151，在凹痕151周围产生塑化区域152。如图3B中所示，喷丸处理可以将种子层150a转变为残余应力层150，残余应力层150具有可以引起表面150sp凸出地弯曲的残余应力。例如，残余应力层150可以朝着表