互连结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其是涉及一种互连结构及其形成方法。
【背景技术】
[0002] 随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸 (Critical Dimension, CD)越来越小。
[0003] 而随着半导体器件特征尺寸的逐渐减小，互连结构之间寄生电容等原因而产生的 RC延迟（RC delay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有 效降低RC延迟效应的方法。近年来，半导体器件的后段制备工艺度ack化dOfThe Line, BEOL)常采用低K介电常数化OW K，LK)材料化< 3)和超低K介电常数扣Itra Low K， ULK)材料，W减小RC延迟问题。
[0004] 现有的互连结构的形成工艺包括：
[0005] 参考图1所示，先在基底10上形成采用含N的碳氧化娃（NDC)等材料形成的绝缘 层11，之后在绝缘层11上形成采用低K介电材料的介质层12 ;在所述介质层12上形成硬 掩膜13后，W硬掩膜13为掩膜刻蚀介质层12 W及绝缘层11，在介质层12和绝缘层11内 形成露出基底10的通孔14,接着参考图2所示，在通孔内填充导电材料，并采用化学机械研 磨等工艺，去除所述介质层12上多余的导电材料和硬掩膜13,在所述介质层12内形成导电 插塞16。
[0006] 此外，继续参考图1所示，现有的低K介电材料多为多孔的稀疏材料，直接在绝缘 层11上形成介质层12,容易导致介质层12与绝缘层11之间粘度较低。为此，在绝缘层11 与介质层12之间通常形成氧化娃层15等低K介电材料作为粘附层，W提高绝缘层11与介 质层12之间的结合强度。
[0007] 但实际操作过程中，互连结构的性能仍需要进一步提高，结合参考图3所示的电 镜图，现有技术互连结构中，在刻蚀所述绝缘层11、粘附层15和介质层12后形成的通孔时， 通孔的侧壁17的平滑度较差，影响通孔的形貌，进而影响了通孔17内形成的导电插塞的性 會良。
【发明内容】
[0008] 本发明解决的问题是提供一种互连结构及其形成方法，W提高介质层和基底之间 的结合强度，进而优化刻蚀所述介质层后形成的通孔侧壁的形貌。
[0009] 为解决上述问题，本发明提供一种互连结构的形成方法包括：
[0010] 提供基底；
[0011] 采用娃源和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强 娃氧化物粘附层；
[0012] 在等离子体增强娃氧化物粘附层上形成介质层；
[0013] 刻蚀所述介质层和等离子体增强娃氧化物粘附层，在所述介质层和等离子体增强 娃氧化物粘附层内形成通孔；
[0014] 向所述通孔内填充导电材料，W形成导电插塞。
[0015] 可选地，所述采用娃源和氧源气体对基底进行等离子体处理的步骤包括：
[0016] 采用SiH4作为娃源气体、成0作为氧源气体对基底进行等离子体处理，
[0017] 或者，
[001引 W SiH4作为述娃源气体，W 02或03中的一种或多种作为氧源气体，同时采用N2对 基底进行等离子体处理。
[0019] 可选地，所述娃源气体与氧源气体的流量比为1:1~1:3。
[0020] 可选地，所述等离子体处理的步骤包括；功率为100~5000W，气压为0.01~ 1化orr，娃源气体的流量为100~SOOOsccm,氧源气体的流量为100~5000sccm。
[0021] 可选地，W SiH4作为述娃源气体，W 〇2或〇3中的一种或多种作为氧源气体，同时采 用成对基底进行等离子体处理，所述等离子体处理的步骤包括；功率为100~5000W，气压 为0.0 l~IOtorr,娃源气体的流量为100~SOOOsccm,氧源气体的流量为100~SOOOsccm, N2的流量为100~5000sccm。
[002引可选地，所述等离子体增强娃氧化物粘附层的厚度为50~300A。
[0023] 可选地，在形成所述等离子体增强娃氧化物粘附层后，形成所述介质层前，在所述 等离子体增强娃氧化物粘附层上形成第一粘附辅助层，所述第一粘附辅助层为采用八甲基 苯环化四娃氧焼形成的SiOCH层。
[0024] 可选地，所述第一粘附辅助层的厚度为50…500A。
[00巧]可选地，在形成所述第一粘附辅助层后，形成所述介质层前，所述互连结构的形成 方法还包括在所述第一粘附辅助层上形成第二粘附辅助层，所述第二粘附辅助层为SiOCH 层。
[0026] 可选地，在形成所述通孔后，向所述通孔内填充导电材料前，所述互连结构的形成 方法还包括湿法清洗步骤。
[0027] 可选地，所述基底包括：
[0028] 半导体衬底；
[0029] 位于半导体衬底上的渗氮的碳化娃层；
[0030] 采用娃源和氧源气体对基底进行等离子体处理的步骤包括；采用娃源和氧源气体 对所述渗氮的碳化娃层进行等离子体处理；
[0031] 刻蚀所述介质层和等离子体增强娃氧化物粘附层的步骤包括；刻蚀所述介质层、 等离子体增强娃氧化物粘附层和所述渗氮的碳化娃层，在所述介质层、等离子体增强娃氧 化物粘附层和所述渗氮的碳化娃层内形成所述通孔。
[0032] 可选地，所述介质层采用K值小于3的材料。
[0033] 本发明还提供了一种互连结构，包括：
[0034]基底；
[0035] 位于所述基底上的等离子体增强娃氧化物粘附层，所述等离子体增强娃氧化物粘 附层是采用娃源气体和氧源气体对所述基底进行等离子体处理工艺形成的；
[0036] 位于等离子体增强娃氧化物粘附层上的介质层；
[0037]形成于所述介质层、等离子体增强娃氧化物粘附层内通孔；
[0038]位于所述通孔内的导电插塞。
[0039]可选地，所述基底包括；半导体衬底和位于所述半导体衬底上的渗氮碳化娃层。
[0040]可选地，互连结构还包括位于所述等离子体增强娃氧化物粘附层和介质层之间的 第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四娃氧焼形成的SiOCH层。
[0041] 可选地，所述第一粘附辅助层的厚度为50~500A。
[004引可选地，所述等离子体增强娃氧化物粘附层的厚度为50~300尤
[0043]可选地，互连结构还包括位于所述第一粘附辅助层和介质层之间的第二粘附辅助 层，所述第二粘附辅助层为SiOCH层。
[0044]与现有技术相比，本发明的技术方案具有W下优点：
[0045]先采用娃源气体和氧源气体对基底进行等离子体处理，在所述基底上形成等离子 体增强娃氧化物粘附层；之后在于所述等离子体增强娃氧化物粘附层上形成介质层，并在 刻蚀所述介质层，W在所述介质层和等离子体增强娃氧化物粘附层内形成通孔后，在通孔 内形成导电插塞。在形成通孔后的半导体器件制备后续工艺中（如对通孔湿法清洗工艺）， 相比与现有技术的粘附层，所述等离子体增强娃氧化物粘附层具有较大的去除速率，使得 所述介质层与等离子体增强娃氧化物粘附层的刻蚀速率相当，从而提高通孔侧壁整体的平 滑度，W提高通孔侧壁的形貌。
[0046]此外，采用娃源气体和氧源气体对基底进行等离子体处理，反应气体渗透入所述 基底的表层，甚至会与基底表层反应，从而提高了所述等离子体增强娃氧化物粘附层与基 底之间的粘附力；且，通过上述工艺形成的等离子体增强娃氧化物粘附层为低K介电常数 材料，其与介质层之间具有良好的结合力，因而所述等离子体增强娃氧化物粘附层有效提 高了基底与所述介质层间的结合强度，因此，在后续湿法清洗等工艺中，清洗液较难渗入所 述基底、等离子体增强娃氧化物粘附层和介质层两两的结合界面，进而减少结合界面处因 过度刻蚀出现凹陷的问题，提高通孔侧壁的平滑度，进而提高通孔侧壁的形貌结构。
[0047]可选方案中，在所述等离子体增强娃氧化物粘附层上方形成第一粘附辅助层，所 述第一粘附辅助层为采用八甲基苯环化四娃氧焼形成的SiOCH层；之后在所述第一粘附辅 助层上形成介质层。所述八甲基苯环化四娃氧焼为有机娃化物，采用八甲基苯环化四娃氧 焼形成的SiOCH层不仅与所述等离子体增强娃氧化物粘附层W及介质层之间