高信噪比霍尔传感器及其制备方法
【技术领域】
[0001]本发明涉及霍尔传感器领域，特别是基于量子阱结构的GaAs/AlGaAs半导体化合物霍尔传感器及其制备方法。
【背景技术】
[0002]在磁场的测量与探测领域中，提高线型霍尔元件的灵敏度和信噪比，一直是重要的问题。对于一般的二维电子气霍尔元件，虽然其灵敏度可以通过选用更高迀移率的材料来达到需求，但高迀移率材料往往会有较高的温度系数和较差的线性度，同时其背景噪声也会相应提高使得其抵消了一部分迀移率升高带来的正面作用，这些都会对线型霍尔元件的性能提高产生一定的制约。另外，例如常用的InGaAs/AlGaAs替代GaAs/AlGaAs的提高材料迀移率的解决方案，其赝配结构会限制InGaAs层的厚度和生长条件，导致在金属化合物气相外延(M0CVD)生长时相对于GaAs/AlGaAs结构其生长难度更高，设计空间更小。
[0003]同时在GaAs/AlGaAs的δ掺杂结构中，其掺杂浓度的改变会对霍尔元件性能影响呈现出两面性。掺杂浓度的提高一方面能够提高沟道二维电子气的浓度，但另一方面远程杂质散射得到增强，导致电子迀移率会相应降低。
[0004]此外，结合GaAs/AlGaAs结构金属化合物气相外延(M0CVD)1015-1016cm—3的杂质背景掺杂水平这一条件，各外延层的平行电导作用对霍尔元件的性能来说也同样不可忽略。
[0005]因此，针对各方面因素对霍尔元件性能的影响，我们可以考虑通过改变霍尔元件的GaAs/AlGaAs的一般结构和制备工艺的方式来达到提高灵敏度和信噪比的目的，且此方法的适用性并不仅限于GaAs/AlGaAs结构的二维电子气霍尔元件。
【发明内容】
[0006]针对现有技术的不足，本发明的主要目的在于提供一种多层δ掺杂的GaAs/AlGaAs的霍尔元件，同时兼顾减弱平行电导带来的负面影响，实现更高的灵敏度和信噪比，以达到弱磁测量的使用的要求。
[0007]为达到上述目的，本发明提出了一种霍尔元件，包括GaAs/AlGaAs二维异质结量子阱结构和电极，其中GaAs/AlGaAs 二维异质结量子阱结构包括:半绝缘砷化镓衬底，在衬底表面生长60nm_150nm的GaAs缓冲层；缓冲层往上依次的外延结构为50_60nm的Al0.3Ga0.7As势皇层，5丨5掺杂层，6]11]1的41().363().748隔离层，5丨5掺杂层，6]11]1的41().363().748隔离层，20-60nm的GaAs沟道，6nm的Al0.3Ga0.7As隔离层3，Si5掺杂层，6nm的A1 0.36&0.7厶8隔离层4，3丨5掺杂层，25nm 的 Al0.3Ga0.7As 势皇层，10_30nm 的 GaAs 帽层。
[0008]该霍尔元件的制备方法包括如下步骤:
[0009]1)制备GaAs/AlGaAs 二维异质结量子阱结构，利用金属化合物气相沉积(M0CVD)至下而上生长:
[0010](1)半绝缘砷化镓衬底，在衬底表面生长60nm-150nm的GaAs缓冲层；
[0011 ] (2)缓冲层往上依次生长的外延结构为50_60nm的Al0.3Ga0.7As势皇层，Si5掺杂层，6nm的Al0.3Ga0.7As隔离层I，Si5惨杂层，6nm的Al0.3Ga0.7As隔离层，20_60nm GaAs沟道，6nm的Al0.3Ga0.7As 隔离层，Si5 掺杂层，6nm 的 Al0.3Ga0.7As 隔离层，Si5 掺杂层，25nm 的 Al0.3Ga0.7As 势皇层，10_30nm的GaAs帽层。
[0012](3)在MOCVD外延完成后，在材料表面清洁时沉积S12或Si3N4进行钝化，并保证在后续工序中，即采用半导体工艺制造元件时和完成后，元件表面始终覆盖S12或Si3N4,不与杂质或空气接触。
[0013]其中，在MOCVD生长过程中，所有外延层除了δ掺杂层外，均以本征方式生长，不通入掺杂源气体；
[OOM]其中，Si5掺杂层其浓度峰值不少于1012cm—2，半高宽小于6nm，各自的掺杂浓度可以一致也可以不同。
[0015]2)GaAs/AlGaAs 二维异质结量子阱结构制备完成后，利用刻蚀技术，刻蚀出霍尔器件图形的本底，并腐蚀钝化层开出用于沉积电极的窗口；用剥离工艺，在沉积AuGeNi/Au后制作出电极图形，并合金退火形成欧姆接触;最后进行减薄，划片，清洁，封装，制成元件。
[0016]本发明的有益效果
[0017]1、能够增加电子迀移率。若采用更厚的Si体掺杂模式，则掺杂层中转移到沟道的自由电子不充分，自由电子留存在掺杂层中参与电导，会降低元件的性能;此外沟道中更高的电子浓度能够起到对远程杂质散射更好的屏蔽作用，进一步提高电子迀移率，提高元件f生會K;
[0018]2、AlGaAs势皇层2比AlGaAs势皇层I薄，这是在保证形成势皇的前提下，减少后续欧姆接触工艺的难度，而势皇层I较厚则能降低SiS掺杂层中自由电子转移到缓冲层的几率；
[0019]3、在外延片未污染前就进行钝化，并在后续工艺中始终保持霍尔元件表面与外界隔离的状态，这最大程度上降低了霍尔元件表面因污染和粗糙度变化对灵敏度和信噪比带来的不利影响。
【附图说明】
[0020]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明如后，其中:
[0021 ]图1为本发明提供的霍尔元件的剖面图；
[0022]图2是图1中霍尔元件的GaAs/AlGaAs二维异质结量子阱结构剖面图；
[0023]图3是图1中霍尔元件在制备工艺中进行本底刻蚀和对电极区域开窗口后的剖面图。
【具体实施方式】
[0024]实施例:首先利用金属化合物气相沉积(MOCVD)至下而上生长如图2所示的GaAs/AlGaAs二维异质结量子讲结构，即10nm的GaAs缓冲层，60nm Al0.3Ga0.7As势皇层I，SiS掺杂层，6nm Al0.3Ga0.7As隔离层I，Si5惨杂层，6nm Al0.3Ga0.7As隔离层2，30nm GaAs沟道，6nm八10.36&().748隔离层3，3丨5掺杂层4，611111 Al0.3Ga0.7As 隔离层 2，Si5 掺杂层，25nmAl0.3Ga0.7As 势皇层，1nm GaAs帽层;在MOCVD生长过程中，所有外延层除了 δ掺杂层外，均以本征方式生长，不通入掺杂源气体;Si5掺杂层其浓度峰值不少于1012cm—2，半高宽小于6nm。
[0025]并在完成GaAs帽层的生长之后利用CVD技术沉积300nm Si02或Si3N4钝化层进行钝化。然后利用刻蚀技术，刻蚀出霍尔器件图形的本底，并腐蚀钝化层开出用于沉积电极的窗口，如图3所示；
[0026]然后采用剥离工艺，在沉积AuGeNi/Au后制作出电极图形，并合金退火形成欧姆接触，如图1所示。最后进行减薄，划片，清洁，封装，制成元件。
[0027]以上实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种基于砷化镓二维异质结结构的线性霍尔传感器，包括GaAs/AlGaAs 二维异质结量子阱结构和电极，其中GaAs/AlGaAs 二维异质结量子阱结构包括: 半绝缘砷化镓衬底，在衬底表面60nm-150nm的GaAs缓冲层；缓冲层往上依次的外延结构为50_60nm的Al0.3Ga0.7As势皇层;Si δ掺杂层;6nm的Al0.3Ga0.7As隔离层;Si δ掺杂层;6nm的Al0.3Ga0.7As隔离层;20_60nm的GaAs沟道；6nm的Al0.3Ga0.7As隔离层;Si δ惨杂层;6nm的Al0.3Ga0.7As隔离层;Si5掺杂层;25nm的Al0.3Ga0.7As势皇层；10_30nm的GaAs帽层;在材料表面生长300nmSi02或Si3N4钝化层。2.如权利要求1所述的基于砷化镓二维异质结结构的线性霍尔传感器，其特征在于，SiS掺杂层其浓度峰值不少于1012cm—2，半高宽小于6nm，各个SiS掺杂层的掺杂浓度可以一致也可以不同。3.根据权利要求1-2任一项所述的基于砷化镓二维异质结结构的线性霍尔传感器的制备方法，包括如下步骤: 1)制备GaAs/AlGaAs二维异质结量子阱结构，采用金属化合物气相沉积至下而上生长:半绝缘砷化镓衬底，在衬底表面60nm-150nm的GaAs缓冲层;缓冲层往上依次的外延结构为50_60nm的Al0.3Ga0.7As势皇层；Si5掺杂层；6nm的Al0.3Ga0.7As隔离层；Si3掺杂层；6nm的Al0.3Ga0.7As隔离层2 ； 20_60nm的GaAs沟道；6nm的Al0.3Ga0.7As隔离层；Si5掺杂层；6nm的Al0.3Ga0.7As隔离层;Si5掺杂层;25nm的Al0.3Ga0.7As势皇层；10_30nm的GaAs帽层;在材料表面生长300nmSi02或Si3N4钝化层； 在MOCVD生长过程中，所有外延层除了δ掺杂层外，均以本征方式生长，不通入掺杂源气体;在材料表面清洁时CVD技术沉积S12或Si3N4进行钝化时，使有源区表面在后续工艺中与外界始终隔离； 2)然后利用刻蚀技术，刻蚀出霍尔器件图形的本底，并腐蚀钝化层开出用于沉积电极的窗口；用剥离工艺，在沉积AuGeNi/Au后制作出电极图形，合金退火形成欧姆接触;最后进行减薄，划片，清洁，封装，制成元件。
【专利摘要】本发明公开了一种基于砷化镓二维异质结结构的线型霍尔传感器及其制备方法，其元件设计以Siδ掺杂的GaAs/AlGaAs量子阱为基本结构，并通过钝化，光刻，腐蚀，蒸金，退火等半导体工艺进行制备。本发明针对一般金属化合物气相外延(MOCVD)的生长条件，通过对沟道两侧进行双δ掺杂，在牺牲较少电子迁移率的前提下，提高沟道的有效电子浓度，同时在结构和工艺上降低表面和其他外延层的电导作用，提高霍尔元件的信噪比和灵敏度，从而使之适用于常温下最低至10-7T量级的弱磁测量领域。
【IPC分类】H01L43/14, H01L43/06, H01L43/10, G01R33/00, G01R33/07
【公开号】CN105449098
【申请号】CN201610018561
【发明人】陈笛, 赵柏秦
【申请人】中国科学院半导体研究所
【公开日】2016年3月30日
【申请日】2016年1月12日