结型场效应晶体管的制作方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应晶体管。
【背景技术】
[0002]结型场效应晶体管(JFET)是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。
[0003]超高压结型场效应晶体管需要漏端能承受高压，通常利用高压LDMOS的漂移区作为JFET的漂移区承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。
[0004]JFET在导通工作时，沟道有大电流流过，且在沟道区发生碰撞电离，产生大量的电子-空穴对。而在栅与沟道的PN结中存在较高电场，可使得沟道中的多子越过PN结势皇，进入栅，形成栅漏电流。以N型JFET为例，沟道的载流子在由漏端指向源端的横向电场作用下，发生碰撞电离，产生电子-空穴对;沟道的电位高于栅电位，存在由沟道指向栅极的纵向电场，空穴在该电场的作用下漂移到栅极，形成栅极漏电流，如图1、2所示。P型JFET栅极漏电原理与N型JFET—致。
【发明内容】
[0005]本发明要解决的技术问题是提供一种结型场效应晶体管，它具有高击穿电压和超低栅漏电。
[0006]为解决上述技术问题，本发明的结型场效应晶体管，其栅极下方有一个以上与沟道导电类型相反的阱埋层。
[0007]较佳的，所述阱埋层位于所述栅极的正下方。
[0008]较佳的，所述阱埋层的横向尺寸大于所述栅极的横向尺寸。
[0009]较佳的，所述阱埋层下面的沟道区宽度大于阱埋层和栅极之间的沟道区宽度。
[0010]本发明通过在结型场效应晶体管的结构中加入阱埋层，将JFET栅下的沟道分为上下几个部分，由于最上端的沟道宽度远小于最下端的沟道宽度，沟道电流经过栅下面时几乎全部分流到最下端沟道，而连接栅极的最上端沟道几乎没有电流，也就没有碰撞电离，没有多子漂移，从而大幅降低了栅极漏电流。
【附图说明】
[0011 ]图1是N型JFET结构及栅极漏电原理示意图。
[0012]图2是TCAD模拟的传统JFET器件电流流向图。
[0013]图3是本发明的一种JFET结构示意图。
[0014]图4是TCAD模拟的图3的JFET器件电流流向图。
[0015]图5是本发明的另一种JFET结构示意图。
【具体实施方式】
[0016]为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，对本发明详述如下:
[0017]本实施例的N型结型场效应晶体管，其结构如图3所示，基本结构与传统JFET相同，仍然与超高压LDMOS共用漂移区，以LDMOS的沟道为JFET的栅极，漂移区为经过推阱的深N阱，栅极为P阱(如为P型JFET，则漂移区为经过推阱的深P阱，栅极为N阱)。与传统JFET不同的是，本实施例对栅极离子注入掺杂采用了低能量化，硼的注入能量不高于10KeV(对于P型JFET，磷的注入能量不高于400KeV)，以降低栅极与沟道的结深，并在栅极以下的沟道区，制作了一个阱埋层，该阱埋层位于JFET栅极正下方，紧邻栅极但与栅极断开，阱埋层的横向尺寸大于JFET栅极，掺杂类型与栅极相同，与沟道相反(在其他实施例中，也可以制作多个阱埋层，紧邻栅极下方，一字逐个排列，但要求阱埋层下面的沟道区宽度要大于阱埋层和栅极之间的沟道区宽度，如图5所示)。
[0018]本实施例的阱埋层通过高能量的离子注入，硼的注入能量为100KeV以上(对于P型JFET，磷的注入能量为2000KeV以上)及快速热退火(退火温度不高于900°C，时间30秒以内)形成(在其他实施例中，如有多个阱埋层，则通过不同能量的离子注入形成)。阱埋层不能采用炉管退火，而是通过快速热退火处理，以控制其扩散。离子注入的剂量以在深N阱中形成完整的阱埋层为准。
[0019]本发明通过在结型场效应晶体管的结构中加入阱埋层，将JFET栅下的沟道分为上下几个部分，由于最上端的沟道宽度远小于最下端的沟道宽度，沟道电流经过栅下面时几乎全部分流到最下端沟道，而连接栅极的最上端沟道几乎没有电流，也就没有碰撞电离，没有多子漂移，也就没有栅漏电流。
【主权项】
1.结型场效应晶体管，其特征在于，该结型场效应晶体管的栅极下方有一个以上与沟道导电类型相反的阱埋层。2.根据权利要求1所述的结型场效应晶体管，其特征在于，所述阱埋层位于所述栅极的正下方。3.根据权利要求1所述的结型场效应晶体管，其特征在于，所述阱埋层的横向尺寸大于等于所述栅极的横向尺寸。4.根据权利要求1所述的结型场效应晶体管，其特征在于，最后一个阱埋层下面的沟道区宽度大于第一个阱埋层和栅极之间的沟道区宽度。
【专利摘要】本发明公开了一种结型场效应晶体管，其栅极下方有一个以上与沟道导电类型相反的阱埋层。本发明通过在结型场效应晶体管的结构中加入阱埋层，将JFET栅下的沟道分为上下几个部分，由于最上端的沟道宽度远小于最下端的沟道宽度，沟道电流经过栅下面时几乎全部分流到最下端沟道，而连接栅极的最上端沟道几乎没有电流，也就没有碰撞电离，没有多子漂移，从而大幅降低了栅极漏电流。
【IPC分类】H01L29/808
【公开号】CN105609568
【申请号】CN201610086760
【发明人】钱文生
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年5月25日
【申请日】2016年2月16日