绝缘栅双极型晶体管的制作方法
【专利摘要】本实用新型提供了一种绝缘栅双极型晶体管，包括：有源区域，包括本体区，具有第一导电类型；源区，具有与第一导电类型不同的第二导电类型并与本体区形成第一pn结；漂移区，具有第二导电类型并设置在本体区与发射极侧相对的一侧并与本体区形成第二pn结；至少一个沟槽，在漂移区内延伸并填充有栅极，至少一个沟槽具有第一宽度的第一沟槽部以及具有不同于第一宽度的第二宽度的第二沟槽部，其中，本体区与漂移区间的第二pn结位于绝缘栅双极型晶体管中第二深度；以及终端区域，位于有源区域的外围并包括具有第一导电类型的掺杂区以及具有第二导电类型的体块区，其中掺杂区在绝缘栅双极型晶体管中朝向体块区延伸至第一深度，其中第一深度比第二深度深。
【专利说明】绝缘栅双极型晶体管
【技术领域】
[0001]本实用新型涉及一种半导体器件，更具体地，涉及绝缘栅双极型晶体管以及金属氧化物半导体场效应晶体管。
【背景技术】
[0002]通常，由于沟槽栅型纵向半导体器件(例如，沟槽型绝缘栅双极型晶体管(IGBT:Insulated Gate Bipolar Transistor)和沟槽型半导体金属氧化物半导体场效应晶体管(M0SFET))易于控制并且具有负温度系数接通电流，所以它们被广泛用作用于驱动电感负载的功率半导体器件。尤其是，由金属氧化物半导体场效应晶体管(M0SFET:Metal-Oxide-Semiconductor Field-Effect Transistor)和双极型晶体管(BJT:BipolarJunction Transistor)复合而成的沟槽型绝缘栅双极型晶体管，其兼具这两种器件的优点，既具有M0SFET的驱动功率小和开关速度快的优点，又具有BJT的饱和压降低且容量大的优点。因此，近年来，在诸如交流电机、变频器、开关电源、照明电路、牵引传动等需要进行电力转换的领域广泛使用IGBT。
[0003]现在，以IGBT为例来描述沟槽型纵向半导体器件，图1示出了现有的IGBT的一个实例。如图1所示，IGBT100被示出为具有沟槽栅场终止型结构，其包括顺次层叠的ρ型集电区ll、n型场终止区12、n-型漂移区13、p型基区14以及n+型源区15，以及形成在η-型漂移区13、ρ型基区14以及η+型源区15中的栅极16和栅氧化层17。
[0004]进一步地，在图1所示的IGBT100中，栅极16包括具有均匀截面宽度的上部栅极161以及截面宽度大于上部 栅极161的截面宽度的下部栅极162。这种结构可被称为局部窄台(PNM:Partially Narrow Mesa)结构。在 Masakiyo Sumitomo 等人发表于 2012 年第 24届国际功率半导体器件与功率集成电路会议(ISPSD 〖International Symposium on PowerSemiconductor Devices and IC)的论文“Low Loss IGBT with Partially Narrow MesaStructure (PNM-1GBT) ”以及美国专利第US7800187B2号中记载了具有类似结构的IGBT。在通过形成如图1中虚线框所示的局部窄台结构(两个相邻沟槽栅之间的基区被窄化)，能够在确保不减小金属-半导体接触面积的情况下减小台面宽度(两个相邻沟槽栅之间的基区的宽度)，从而IGBT100的饱和电压显著降低，并且通态电压和关断损耗之间也能获得良好权衡。另外，在美国专利第US7800187B2号中还记载了具有类似结构的M0SFET，并且对于具有类似结构的M0SFET，也具有上述特性，这里就不再赘述。
[0005]然而，在具有窄台面结构的IGBT100中，填充有多晶材料的沟槽的底部与n_型漂移区13和ρ型基区14所形成的pn结之间的窄台面会使得靠近器件顶部的载流子浓度增强。而且，沟槽底部与该pn结之间的距离是非常重要的设计参数，通常，距离越大将导致导电模式期间等离子浓度越大，因此，该IGBT的导电损耗越小。因此，对于给定的沟槽深度，使用尽可能浅的pn结位置是有利的。然而，对于横向扩散，会受到沟槽的侧壁的限制。
[0006]此外，除了有源区域之外，诸如IGBT和M0SFET的半导体器件还包括所谓的“终端区域(termination region)”,其横向耐受(supported)有源区域与实际半导体材料的侧壁之间的阻断电压，并且侧壁通常与半导体器件的底部电极处于相同的电位。需要说明的是，有源区域纵向耐受电压。另外，终端区域的构造包括与发射极电位接触的P掺杂区，其用作半导体侧壁和底部电极(在MOSFET情况下为漏电极，而在IGBT情况下为集电极)的相对电极。该P掺杂区的形状以及掺杂分布仅由扩散工艺决定，并且不会受到其他几何限制。然而，由于场拥挤在P掺杂区与η漂移区所形成的pn结的具有高曲率的面上，从而使得高曲率面上的电场强度是最大的。在这种情况下，浅的pn结是有害的，这是因为pn结越浅，其具有的曲率就越大，而曲率越大，就会产生越大的场增强，由此击穿电压越小。
[0007]在现有技术中，与有源区域的击穿电压相比，终端区域的击穿电压较小。而已知的是，器件的击穿电压通常受限于终端区域的击穿电压，因此，需要提供一种改进终端区域的技术来缓解场拥挤，从而将终端区域中的击穿电压升高，甚至达到有源区域的击穿电压。
实用新型内容
[0008]鉴于上述问题，期望提供一种具有更高击穿电压的半导体器件(例如，IGBT器件和MOSFET 器件)。
[0009]根据本实用新型的一个实施方式，提供了一种绝缘栅双极型晶体管，其特征在于，包括:
[0010]有源区域，包括本体区，所述本体区具有第一导电类型；源区，具有与所述第一导电类型不同的第二导电类型，并且与所述本体区形成第一 pn结；漂移区，具有与所述第一导电类型不同的所述第二导电类型，并且被设置在所述本体区的与发射极侧相对的一侧，并且与所述本体区形成第二 pn结；至少一个沟槽，在所述漂移区内延伸，其中所述至少一个沟槽内填充有栅极，并且其中所述至少一个沟槽具有第一沟槽部，第一沟槽部具有第一宽度；第二沟槽部，第一沟槽部具有第二宽度，所述第二宽度不同于所述第一宽度；以及其中，所述本体区与所述漂移区之间的所述第二 pn结位于所述绝缘栅双极型晶体管中的第二深度；以及
[0011]终端区域，位于所述有源区域的外围，并包括具有所述第一导电类型的掺杂区以及具有所述第二导电类型的体块区，并且其中，所述掺杂区在所述绝缘栅双极型晶体管中朝向所述体块区延伸至第一深度，其中，所述第一深度比所述第二深度深。
[0012]通过使终端区域中的ρ掺杂区在η漂移区扩散的深度更深，使得在终端区域中形成的pn结的面将具有更小的曲率，从而对于给定的耐受电压，场增强变小，使得临界电场强度达到更高的电压水平，从而提高了终端区域的击穿电压，相应地提高了半导体器件的击穿电压。
[0013]优选地，所述至少一个沟槽在所述漂移区内延伸至第三深度；以及其中，所述第一深度比所述第三深度深。通过使终端区域中的P掺杂区在η体块区扩散的深度比沟槽在所述漂移区内扩散的深度更深，可以避免有源区域中最外侧的沟槽(即，与终端区域紧邻的沟槽)的外侧下部边缘或边角部处集中有高的电场，从而可以进一步提高半导体器件的击穿电压。
[0014]优选地，所述至少一个沟槽在所述漂移区内延伸至第三深度；以及其中，所述第三深度比所述第一深度深。
[0015]优选地，所述第二沟槽部在所述绝缘栅双极型晶体管的纵向方向上布置在所述第一沟槽部的下面，并且其中在所述绝缘栅双极型晶体管的横向方向上，所述第二宽度大于所述第一宽度。
[0016]优选地，第一沟槽部的所述第一宽度沿着所述第一沟槽部是均匀的宽度。
[0017]优选地，第一沟槽部与所述本体区邻接，以及第二沟槽部邻接于所述本体区和所述漂移区。
[0018]优选地，所述第一沟槽部与所述本体区和所述漂移区邻接，以及所述第二沟槽部邻接于所述漂移区。
[0019]优选地，所述至少一个沟槽包括将所述栅极与至少所述源区和所述本体区电绝缘的绝缘层。
[0020]优选地，所述终端区域包括在所述体块区中延伸的多个所述掺杂区。
[0021]优选地，多个所述掺杂区中的至少一个延伸至的深度小于所述第一深度。
[0022]优选地，绝缘栅双极型晶体管还包括:集电区，包括:第一部分，所述第一部分位于所述有源区域中并在所述漂移区的与所述本体区相对的下侧延伸，并具有所述第一导电类型；以及第二部分，所述第二部分位于所述终端区域中并在所述体块区的下侧延伸，并具有所述第一导电类型，其中，所述第一部分的掺杂浓度高于所述第二部分的掺杂浓度。
[0023]优选地，所述第二部分的掺杂浓度为零。
[0024]优选地，绝缘栅双极型晶体管还包括所述第二导电类型的场终止区，所述场终止区至少布置在有源区域中所述漂移区与所述集电区之间。
[0025]优选地，绝缘栅双极型晶体管还包括:发射极，包括:第一发射极部分，在所述有源区域上延伸并且与所述有源区以及所述本体区相接触；以及第二发射极部分，在所述终端区域上延伸并且与所述掺杂区相接触。
[0026]优选地，绝缘栅双极型晶体管还包括:形成在所述有源区域的表面上的凹槽，所述凹槽至少部分布置在所述源区上，并且其中，所述凹槽充满有发射极的一部分，以使得所述发射极与所述源区和所述本体区接触。
[0027]优选地，其中，所述凹槽的深度大于或等于所述源区与所述本体区所形成的第一pn结的深度。
[0028]优选地，绝缘栅双极型晶体管还包括:形成在所述本体区中的防闩锁区P+，并且所述防闩锁区(P+)具有所述第一导电类型并且掺杂浓度高于所述本体区的掺杂浓度。
[0029]优选地，所述防闩锁区P+具有位于所述源区下方的至少一个第一部分，并且与所述源区相接触。
[0030]在根据本实用新型的绝缘栅双极型晶体管中，通过使终端区域中的ρ掺杂区在η漂移区扩散的深度比有源区域中的Ρ型本体区(优选地，沟槽)更深，使得在终端区域中形成的pn结的面将具有更小的曲率，从而对于给定的耐受电压，场增强变小，使得临界电场强度达到更高的电压水平，从而提高了终端区域的击穿电压，相应地提高了半导体器件的击穿电压。
【专利附图】
【附图说明】
[0031]在附图中，不同视图中的相似参考符号一般表示相同部分。附图不一定按比例绘制，重点在于对本实用新型的原则进行图解说明。在以下说明中，根据以下附图对本实用新型的各个实施方式进行了说明，在附图中:
[0032]图1是示出现有的IGBT的一个实例的斜视图；
[0033]图2A是示出根据本实用新型的半导体器件的第一实施方式的截面图；
[0034]图2B是示出图2的半导体器件的比较例(现有技术)的截面图；以及
[0035]图3是示出根据本实用新型的半导体器件的第二实施方式的截面图。
【具体实施方式】
[0036]以下详细说明参照附图进行，附图以图解方式示出可实施本实用新型的具体细节和实施方式。
[0037]本文可使用关于在侧面或表面“之上”形成材料的词语“之上”，表示该材料可“直接”形成于所述侧面或表面“之上”，例如，与其直接接触。本文可使用关于在侧面或表面“之上”形成材料的词语“之上”，表示材料可“间接”形成于所述侧面或表面“之上”，所述侧面或表面与该材料之间设有一个或多个附加层。
[0038]图2A是示出根据本实用新型的半导体器件的第一实施方式的截面图，在第一实施方式中，半导体器件为沟槽型绝缘栅双极型晶体管。参照图2，沟槽型绝缘栅双极型晶体管(下文中，简称为IGBT)2被示出为η-型漂移区23在ρ型集电区21上方延伸，可选地，在IGBT2还包括η型场终止区22的情况下，η型场终止区22在有源区域中至少布置在ρ型集电区21与η-型漂移区23之间。
[0039]具体地，IGBT2可分为有源区域20和位于有源区域20外围的终端区域10。其中，有源区域20包括顺次层叠的集电极C、ρ型集电区21、η型场终止区22 (可选的)、η-型漂移区23、ρ型本体区24以及η+型源区25以及深入延伸到η-型漂移区23中的至少一个沟槽23’、形成在沟槽23’的内壁上的绝缘层(例如，二氧化硅)27以及形成在沟槽23’中的栅极26。
[0040]另外，在绝缘层27、栅极26以及η+型源区25的上表面上形成有介电层28，并且发射极29形成在介电层28上，其中，发射极29包括在有源区域20上延伸并与η+型源区25以及ρ型本体区24相接触的第一发射极部分29a ；以及在终端区域10上延伸并与ρ掺杂区11 (稍后将进行描述)相接触的第二发射极部分2%。并且ρ型本体区24和η+型源区25连接于发射极29。
[0041]具体地，在IGBT2中，η+型源区25和ρ型本体区24形成pn结，η-型漂移区23设置在Ρ型本体区24的与发射极29侧相对的一侧，并且与Ρ型本体区24形成pn结，其中，ρ型本体区24与η-型漂移区23之间的pn结在IGBT2 (η-型漂移区23)中处于第二深度。
[0042]此外，在IGBT2中，沟槽23’在η_型漂移区(23)内延伸，并且在η_型漂移区23内延伸至第三深度，其中，至少一个沟槽23’内设置有栅极26，并且绝缘层27将栅极26与至少η+型源区25和ρ型本体区24电绝缘。此外,至少一个沟槽23’具有第一沟槽部23a，第一沟槽部23a在绝缘栅双极型晶体管2的横向方向(Y方向)上具有均匀的宽度；第二沟槽部23b，第二沟槽部23b在绝缘栅双极型晶体管2的纵向方向(Z方向)上设置在第一沟槽部23a的下面，并且其宽度不同于第一沟槽部23a的宽度。优选地，在绝缘栅双极型晶体管2的横向方向上，第一沟槽部23a的宽度小于第二沟槽部23b的宽度。
[0043]优选地，第一沟槽部23a与ρ型本体区24邻接，第二沟槽部23b邻接于ρ型本体区24和η-型漂移区23。可替换地，第一沟槽部23a与ρ型本体区24和η-型漂移区23邻接，以及第二沟槽部23b邻接于η-型漂移区23。
[0044]另一方面，终端区域10包括ρ型掺杂区11和η掺杂体块区12，其中，ρ型掺杂区11在IGBT2中朝向η掺杂体块区12深入延伸到第一深度。其中，ρ型掺杂区11延伸入η掺杂体块区12的第一深度比有源区域20中ρ型本体区24延伸至η型漂移区23中的第二深度更深，即，由该Ρ型掺杂区11与η掺杂体块区12所形成的pn结与半导体材料的底部(例如，P型集电区21)之间的距离小于由ρ型本体区24与η型漂移区23所形成的pn结与半导体材料的底部之间的距离。此外，第一深度大于第二深度。
[0045]通常在例如IGBT的半导体器件的终端区域中，ρ型掺杂区11的扩散并不是严格横向地，即，所形成的pn结的表面会具有一曲率(如图2B中的箭头所指示)。而且，该ρ型掺杂区11在η型体块区12中扩散的深度越深，其与η型体块区12所形成的pn结的表面所具有的曲率就会越小(如从图2A和图2B的比较可以看出)，即，更深的扩散能够减缓曲率，而曲率越小，承受电压的能力就越强，因此，对于给定的耐受电压，具有小的场增强，从而临界电场强度达到更高的电压水平。由此，提高了半导体器件的击穿电压。
[0046]应当注意，尽管在图2中示出在终端区域10中仅具有一个ρ型掺杂区11，但ρ型掺杂区的数目并不仅限于一个，例如可以具有多个P型掺杂区11，并且多个掺杂区11中的至少一个在η型体块区12中延伸至的深度小于第一深度。而且，通过形成多个ρ型掺杂区，可以进一步缓解集中于Ρ型掺杂区11与η型体块区12所形成的pn结的曲率表面上的电场，从而可以进一步提高终端区域的击穿电压，由此提高半导体器件的击穿电压。
[0047]优选地，终端区域10被设计为其中的ρ型掺杂区11延伸至η型体块区12中的深度比有源区域20中沟槽23’延伸至η型漂移区23中的深度更深(未示出)。通过如此设计构造，使得由该Ρ型掺杂区11与η型体块区12所形成的pn结与半导体材料的底部之间的距离小于沟槽23’的底部与半导体材料的底部之间的距离，从而能够避免有源区域20中最外侧的沟槽(即，与终端区域10紧邻的沟槽)的外侧下部边缘或边角部处集中有高的电场，从而可以进一步提高半导体器件的击穿电压。
[0048]进一步优选地，ρ型集电区21包括:位于有源区域20中并在η型漂移区23的与ρ型本体区24相对的下侧(与发射极29相对的一侧)延伸的第一部分21a ;以及位于终端区域10中并在η型体块区12下侧延伸的第二部分21b，其中，第一部分21a的掺杂浓度高于第二部分21b的掺杂浓度。即，在具有深度扩散pn结的终端区域中，衬底表面上的ρ型集电区(即，第二部分21b)的掺杂浓度减少或为零，从而避免由ρ型掺杂区11的深度扩散所导致的漂移区23厚度减小所造成的提前穿通现象的发生。可选地，在具有全部扩散的pn结的终端区域中，衬底表面上的P型集电区(即，第二部分21b)的掺杂浓度为零。
[0049]优选地，凹槽形成在第一发射极部分29a上，并且至少部分布置在n+型源区25上，并且其中，凹槽充满有第一发射极部分29a的一部分，以使得发射极29与源区25和本体区24接触。此外，凹槽的深度大于或等于源区25与本体区24所形成的pn结的深度。
[0050]进一步优选地，该绝缘栅双极型晶体管2还包括形成在本体区24中的防闩锁区P+(未示出)，并且掺杂浓度高于本体区24的掺杂浓度。此外，防闩锁区P+具有位于源区25下方的至少一个第一部分(未示出)，并且与源区25相接触。
[0051]应当注意，本实用新型的技术并不局限于在IGBT中应用，例如，还可以应用到MOSFET中，以下将给出本实用新型的技术在M0SFET中应用的实施方式。
[0052]图3是示出了根据本实用新型的半导体器件的第二实施方式的截面图。半导体器件的第二实施方式与第一实施方式的不同之处在于，该半导体器件为沟槽型金属氧化物半导体场效应管(MOSFET)。M0SFET3与图2所示的IGBT2具有类似的结构，以下仅描述其不同之处，省略重复描述。
[0053]具体地，参照图3，图2中的η-型漂移区23、ρ型本体区24、n+型源区25、深入延伸到η-型漂移区23中的沟槽23’、形成在沟槽23’的内壁上的绝缘层27、形成在沟槽23’中的栅极26、介电层28、发射极29以及集电极C分别对应于图3中的η-型漂移区33、ρ型本体区34、η+型源区35、深入延伸到η-型漂移区33中的沟槽33’、形成在沟槽33’的内壁上的绝缘层(例如，二氧化硅)37、形成在沟槽33’中的栅电极36、介电层38、源极39以及漏极D。此外，图3中的η +型掺杂漏区31代替图2中的ρ型集电区21，并且图3的MOSFET不包含η型终止区22。
[0054]优选地，η +型掺杂漏区31包括:位于有源区域20中并在η型漂移区33下侧延伸的第一部分31a ;以及位于终端区域10中并在漂移区33下侧延伸的第二部分31b，其中，第一部分31a的掺杂浓度高于第二部分31b的掺杂浓度。即，在具有深度扩散pn结的终端区域10中，衬底表面上的η +型掺杂漏区(S卩，第二部分31b)的掺杂浓度减少或为零，从而避免由P型掺杂区11的深度扩散所导致的体块区12厚度减小所造成的提前穿通现象的发生。可选地，在具有全部扩散的pn结的终端区域中，衬底表面上的η +型掺杂漏区(S卩，第二部分31b)的掺杂浓度为零。
[0055]上文根据特定实施方式对本实用新型进行了具体示出和说明，但本领域的技术人员应理解，只要不脱离所附权利要求限定的本实用新型的主旨和范围，可对其形式和细节进行各种改变。因此，本实用新型的范围如所附权利要求所述，因此，只要符合权利要求等同物的意义和范围，可进行各种改变。
【权利要求】
1.一种绝缘栅双极型晶体管(2，3)，其特征在于，包括: 有源区域(20)，所述有源区域(20)包括: 本体区(24)，所述本体区(24)具有第一导电类型； 具有与所述第一导电类型不同的第二导电类型的源区(25)，与所述本体区(24)形成第一 pn结； 具有与所述第一导电类型不同的所述第二导电类型的漂移区(23)，被设置在所述本体区(24)的与发射极侧相对的一侧，并且与所述本体区(24)形成第二 pn结； 至少一个沟槽(23’)，在所述漂移区(23)内延伸，其中所述至少一个沟槽内填充有栅极(26)，并且其中所述至少一个沟槽具有第一沟槽部(23a)，第一沟槽部(23a)具有第一宽度；以及第二沟槽部(23b)，第二沟槽部(23b)具有第二宽度，所述第二宽度不同于所述第一览度；以及 其中，所述本体区与所述漂移区之间的所述第二 pn结位于所述绝缘栅双极型晶体管中的第二深度；以及 终端区域(10)，位于所述有源区域(20)的外围，并包括具有所述第一导电类型的掺杂区(11)以及具有所述第二导电类型的体块区(12 )，并且其中，所述掺杂区(11)在所述绝缘栅双极型晶体管中朝向所述体块区(12)延伸至第一深度， 其中，所述第一深度比所述第二深度深。
2.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于， 所述至少一个沟槽(23’)在所述漂移区(23)内延伸至第三深度；以及 其中，所述第一深度比所述第三深度深。
3.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于， 所述至少一个沟槽(23’)在所述漂移区(23)内延伸至第三深度；以及 其中，所述第三深度比所述第一深度深。
4.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述第二沟槽部(23b)在所述绝缘栅双极型晶体管(2，3)的纵向方向上布置在所述第一沟槽部(23a)的下面，并且其中在所述绝缘栅双极型晶体管(2，3)的横向方向上，所述第二宽度大于所述第一宽度。
5.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述第一沟槽部(23a)的所述第一宽度沿着所述第一沟槽部是均匀的宽度。
6.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述第一沟槽部(23a)与所述本体区(24)邻接，以及所述第二沟槽部(23b)邻接于所述本体区(24)和所述漂移区(23)。
7.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述第一沟槽部(23a)与所述本体区(24)和所述漂移区(23)邻接，以及所述第二沟槽部(23b)邻接于所述漂移区(23)。
8.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述至少一个沟槽包括将所述栅极(26)与至少所述源区(25)和所述本体区(24，34)电绝缘的绝缘层(27)。
9.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述终端区域(10)包括在所述体块区(12)中延伸的多个所述掺杂区(11 )。
10.根据权利要求9所述的绝缘栅双极型晶体管(2，3)，其特征在于，多个所述掺杂区(11)中的至少一个延伸至的深度小于所述第一深度。
11.根据权利要求10所述的绝缘栅双极型晶体管(2，3)，其特征在于，还包括: 集电区(21)，包括: 第一部分(21a)，所述第一部分(21a)位于所述有源区域(20)中并在所述漂移区(23)的与所述本体区相对的下侧延伸，并具有所述第一导电类型；以及 第二部分(21b)，所述第二部分(21b)位于所述终端区域(10)中并在所述体块区(12)的下侧延伸，并具有所述第一导电类型， 其中，所述第一部分(21a)的掺杂浓度高于所述第二部分(21b)的掺杂浓度。
12.根据权利要求11所述的绝缘栅双极型晶体管(2，3)，其特征在于， 所述第二部分(21b)的掺杂浓度为零。
13.根据权利要求11或12所述的绝缘栅双极型晶体管(2，3)，其特征在于，还包括所述第二导电类型的场终止区(22)，所述场终止区(22)至少布置在有源区域中所述漂移区(23)与所述集电区(21)之间。
14.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，还包括: 发射极(29)，包括:` 第一发射极部分(29a)，在所述有源区域(20)上延伸并且与所述源区(25)以及所述本体区(24)相接触；以及 第二发射极部分(2%)，在所述终端区域(10)上延伸并且与所述掺杂区(11)相接触。
15.根据权利要求14所述的绝缘栅双极型晶体管(2，3)，其特征在于，还包括:形成在所述有源区域的表面上的凹槽，所述凹槽至少部分布置在所述源区(25)上，并且其中，所述凹槽充满有所述发射极的一部分，以使得所述发射极与所述源区(25)和所述本体区(24)接触。
16.根据权利要求15所述的绝缘栅双极型晶体管(2，3)，其特征在于，其中，所述凹槽的深度大于或等于所述源区(25)与所述本体区(24)所形成的第一 pn结的深度。
17.根据权利要求1所述的绝缘栅双极型晶体管(2，3)，其特征在于，还包括:形成在所述本体区(24)中的防闩锁区，并且所述防闩锁区具有所述第一导电类型并且掺杂浓度高于所述本体区的掺杂浓度。
18.根据权利要求17所述的绝缘栅双极型晶体管(2，3)，其特征在于，所述防闩锁区具有位于所述源区(25)下方的至少一个第一部分，并且与所述源区(25)相接触。
【文档编号】H01L29/739GK203481235SQ201320220806
【公开日】2014年3月12日 申请日期:2013年4月26日 优先权日:2013年4月26日
【发明者】霍尔格·豪斯肯, 汉斯-约阿希姆·舒尔茨, 弗兰克·普菲尔什 申请人:英飞凌科技股份有限公司