绝缘栅双极型晶体管及其制作方法
【专利摘要】本申请实施例公开了一种绝缘栅双极型晶体管及其制作方法，该晶体管包括：N型基片，基片包括第一基片和位于第一基片第一表面的第二基片；位于第一基片表面且位于第二基片两侧的P型阱区；位于P型阱区与基片之间的载流子存储层；位于第一基片内，且位于载流子存储层下方，与载流子存储层接触的P型掺杂区；位于第二基片背离第一基片一侧的栅极结构，栅极结构覆盖第二基片和部分P型阱区；位于P型阱区内的源区以及位于源区背离第一基片一侧的发射极金属层，发射极金属层覆盖源区和栅极结构，且与栅极结构绝缘，以提高具有载流子存储层的IGBT的击穿电压，部分消除引入载流子存储层后击穿电压退化的问题，改善IGBT的阻塞能力。
【专利说明】
绝缘栅双极型晶体管及其制作方法
技术领域
[0001]本发明涉及半导体器件技术领域，尤其涉及一种绝缘栅双极型晶体管及其制作方法。
【背景技术】
[0002]绝缘棚■双极型晶体管(InsulatedGate Bipolar Transistor，简称 IGBT)是一种压控型功率器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种高压开关被广泛应用到各个领域。
[0003]如图1所示，所述IGBT的传统结构包括:N型基片01 ;位于所述N基片01上表面内的P型阱区02 ;位于所述P型阱区02内的源区03以及与所述源区03电连接的发射极金属层04 ;位于部分所述P型阱区03表面和部分所述N型基片01表面的栅极05 ;位于所述N型基片01下表面的缓冲区06以及位于所述缓冲区06表面的集电极07。
[0004]如图2所示，目前IGBT中常在N型基片01与P阱区02之间引入载流子存储层08，所述载流子存储层08的掺杂浓度略大于所述N型基片01的掺杂浓度，以在所述IGBT导通时，增强发射极下方的载流子浓度，减小N沟道开启时积累层的电阻，进一步降低所述IGBT的导通压降，并在关断过程中，使得N型基区中的空穴更容易扫出，降低关断损耗。
[0005]但是，增加载流子存储层会增强所述载流子存储层附近的电场强度，导致IGBT的击穿电压退化，其击穿点一般在所述载流子存储层的拐角处，当所述IGBT为阻塞状态时，空穴电流集中在所述载流子存储层的拐角处，对所述IGBT的阻塞能力影响很大。
【发明内容】
[0006]为解决上述技术问题，本发明实施例提供了一种绝缘栅双极型晶体管及其制作方法，以提高具有载流子存储层的IGBT的击穿电压，部分消除引入载流子存储层后击穿电压退化的问题，改善所述IGBT的阻塞能力。
[0007]为解决上述问题，本发明实施例提供了如下技术方案:
[0008]一种绝缘栅双极型晶体管，包括:
[0009]N型基片，所述基片包括第一基片和位于所述第一基片第一表面的第二基片；
[0010]位于所述第一基片表面且位于所述第二基片两侧的P型阱区；
[0011]位于所述P型阱区与所述基片之间的载流子存储层；
[0012]位于所述第一基片内，且位于所述载流子存储层下方，与所述载流子存储层接触的P型掺杂区；
[0013]位于所述第二基片背离所述第一基片一侧的栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区；
[0014]位于所述P型阱区内的源区以及位于所述源区背离所述第一基片一侧的发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。
[0015]优选的，沿所述第一基片两侧至其中心方向，所述P型掺杂区的宽度小于所述载流子存储层宽度的一半。
[0016]优选的，所述P型掺杂区与所述载流子存储层形成的PN结的压降小于0.7V。
[0017]优选的，所述第一基片的第二表面具有缓冲层，所述第二表面与所述第一表面为所述第一基片相对的两个表面；
[0018]所述缓冲层背离所述第一基片的一侧具有集电极。
[0019]优选的，所述缓冲层的掺杂离子为磷离子。
[0020]—种绝缘栅双极型晶体管的制作方法，包括:
[0021]提供第一基片；
[0022]在所述第一基片内形成P型掺杂区；
[0023]在所述第一基片表面形成外延层；
[0024]在所述外延层内形成载流子存储层和第二基片，其中，所述载流子存储层位于所述第二基片的两侧，且所述第二基片的电阻率与所述第一基片的电阻率相同；
[0025]在所述载流子存储层内形成P型阱区；
[0026]在所述P型阱区内形成源区；
[0027]在所述第二基片背离所述第一基片一侧形成栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区；
[0028]在所述源区背离所述第一基片一侧形成发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。
[0029]优选的，在所述第一基片内形成P型掺杂区之后，在所述第一基片第一表面形成外延层之前包括:
[0030]对所述第一基片的第一表面进行抛光。
[0031 ] 优选的，所述外延层的形成工艺为外延工艺。
[0032]优选的，还包括:
[0033]对所述第一基片的第二表面进行离子注入，形成缓冲层，所述第二表面与所述第一表面为所述第一基片相对的两个表面；
[0034]在所述缓冲层背离所述第一基片的一侧形成集电极。
[0035]优选的，形成所述缓冲层时的注入离子为磷离子。
[0036]与现有技术相比，上述技术方案具有以下优点:
[0037]本发明实施例所提供的技术方案，包括:N型基片，所述基片包括第一基片和位于所述第一基片第一表面的第二基片；位于所述第一基片表面且位于所述第二基片两侧的P型阱区；位于所述P型阱区与所述基片之间的载流子存储层；位于所述第一基片内，且位于所述载流子存储层下方，与所述载流子存储层接触的P型掺杂区；位于所述第二基片背离所述第一基片一侧的栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区；位于所述P型阱区内的源区以及位于所述源区背离所述第一基片一侧的发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。
[0038]由此可见，本发明实施例所提供的绝缘栅双极型晶体管，除在所述P型阱区与所述基片之间增加了载流子存储层外，还在位于所述载流子存储层下方的第一基片内增加了与所述载流子存储层接触的P型掺杂区，以利用所述P型掺杂区对阻塞状态下聚集在所述载流子存储层拐角处的漏电流进行分流，从而提高具有载流子存储层的IGBT的击穿电压， 部分消除引入载流子存储层后击穿电压退化的问题，改善所述IGBT的阻塞能力。【附图说明】
[0039]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0040]图1为现有技术中IGBT的一种结构示意图；
[0041]图2为现有技术中IGBT的另一种结构示意图；
[0042]图3为本发明一个实施例中所提供的IGBT的结构示意图；
[0043]图4-图7为本发明一个实施例中所提供的IGBT制作方法的流程示意图。【具体实施方式】
[0044]正如【背景技术】部分所述，增加载流子存储层会导致IGBT的击穿电压退化，其击穿点一般在所述载流子存储层的拐角处，当所述IGBT为阻塞状态时，空穴电流集中在所述载流子存储层的拐角处，对所述IGBT的阻塞能力影响很大。
[0045]有鉴于此，本发明实施例提供了一种IGBT，包括:
[0046]N型基片，所述基片包括第一基片和位于所述第一基片第一表面的第二基片；
[0047]位于所述第一基片表面且位于所述第二基片两侧的P型阱区；
[0048]位于所述P型阱区与所述基片之间的载流子存储层；
[0049]位于所述第一基片内，且位于所述载流子存储层下方，与所述载流子存储层接触的P型掺杂区；
[0050]位于所述第二基片背离所述第一基片一侧的栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区；
[0051]位于所述P型阱区内的源区以及位于所述源区背离所述第一基片一侧的发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。
[0052]相应的，本发明实施例还提供了一种绝缘栅双极型晶体管的制作方法，包括:
[0053]提供第一基片；
[0054]在所述第一基片内形成P型掺杂区；
[0055]在所述第一基片表面形成外延层；
[0056]在所述外延层内形成载流子存储层和第二基片，其中，所述载流子存储层位于所述第二基片的两侧，且所述第二基片的电阻率与所述第一基片的电阻率相同；
[0057]在所述载流子存储层内形成P型阱区；
[0058]在所述P型阱区内形成源区；
[0059]在所述第二基片背离所述第一基片一侧形成栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区；
[0060]在所述源区背离所述第一基片一侧形成发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。
[0061]本发明实施例所提供的绝缘栅双极型晶体管及其制作方法，除在所述P型阱区与所述基片之间增加了载流子存储层外，还在位于所述载流子存储层下方的第一基片内增加了与所述载流子存储层接触的P型掺杂区，以利用所述P型掺杂区对阻塞状态下聚集在所述载流子存储层拐角处的漏电流进行分流，从而提高具有载流子存储层的IGBT的击穿电压，部分消除引入载流子存储层后击穿电压退化的问题，改善所述IGBT的阻塞能力。
[0062]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0063]如图3所示，本发明实施例提供了一种绝缘栅双极型晶体管，包括:N型基片1，所述基片1包括第一基片11和位于所述第一基片11第一表面的第二基片12 ;位于所述第一基片11表面且位于所述第二基片12两侧的P型阱区2 ;位于所述P型阱区2与所述基片1 之间的载流子存储层3 ;位于所述第一基片11内，且位于所述载流子存储层3下方，与所述载流子存储层3接触的P型掺杂区4 ;位于所述第二基片12背离所述第一基片11 一侧的栅极结构5,所述栅极结构5覆盖所述第二基片12和部分所述P型阱区2 ;
[0064]位于所述P型阱区2内的源区6以及位于所述源区6背离所述第一基片11 一侧的发射极金属层7,所述发射极金属层7覆盖所述源区6和所述栅极结构5,且与所述栅极结构5绝缘。其中，所述源区6与所述发射极金属层7构成发射极。
[0065]在本发明实施例中，所述第一基片11与所述第二基片12的电阻率相同，即所述第一基片11与所述第二基片12的掺杂浓度相同；所述载流子存储层3的掺杂浓度略大于所述基片1的掺杂浓度，从而在所述载流子存储层3与所述第一基片11之间形成势皇，该势皇能阻碍载流子进入P型阱区2,在所述第一基片11中具有电导调制效应，进而在所述 IGBT导通时，增强所述发射极下方的载流子浓度，减小n沟道开启时的积累层的电阻，降低所述IGBT的导通压降，并在所述IGBT关断时，使得空穴更容易导出，降低关断损耗。需要说明的是，所述载流子存储层3的掺杂浓度优选能达到增强所述发射极附近的载流子浓度的作用，本发明对此并不做限定，具体视情况而定。
[0066]由于在所述第一基片11中增加所述P型掺杂区4后，会使得所述第一基片11中 Ipl支路的电阻更小，利用所述P型掺杂区4对阻塞状态下聚集在所述载流子存储层3拐角处的漏电流Ip进行分流，从而提高具有载流子存储层3的IGBT的击穿电压，部分消除引入载流子存储层3后击穿电压退化的问题，改善所述IGBT的阻塞能力。
[0067]由于所述IGBT在阻塞状态下，其漏电流主要集中在P型阱区2下方沿所述第一基片11中心至两侧的1/2区域内，尤其是拐角处，故在上述任一实施例的基础上，在本发明的一个实施例中，沿所述第一基片11两侧至其中心方向，所述P型掺杂区4的宽度优选小于所述载流子存储层3宽度的一半，以便于更好的对所述P型阱区2下方拐角处的电流Ip进行分流，改善所述IGBT击穿电压退化的情况。
[0068]在上述任一实施例的基础上，在本发明的一个实施例中，所述P型掺杂区4的掺杂浓度以既不引起闩锁效应，又能起到引流作用为宜，优选的，所述P型掺杂区4与所述载流子存储层3形成的PN结的压降小于0.7V。需要说明的是，由于不同击穿电压的基片掺杂浓度不同，故本发明实施例对所述P型掺杂区4的浓度不做具体限定，具体视情况而定。
[0069] 在上述任一实施例的基础上，在本发明的一个实施例中，所述第一基片11的第二表面的缓冲层8,所述第二表面与所述第一表面为所述第一基片11相对的两个表面；所述缓冲层8背离所述第一基片11的一侧具有集电极9。优选的，所述缓冲层8的掺杂离子为磷离子。但本发明对此并不做限定，具体视情况而定。
[0070]综上所述，本发明实施例所提供的绝缘栅双极型晶体管，除在所述P型阱区2与所述基片1之间增加了载流子存储层3外，还在位于所述载流子存储层3下方的第一基片11 内增加了与所述载流子存储层3接触的P型掺杂区4,以利用所述P型掺杂区4对阻塞状态下聚集在所述载流子存储层3拐角处的漏电流进行分流，从而提高具有载流子存储层3的 IGBT的击穿电压，部分消除引入载流子存储层3后击穿电压退化的问题，改善所述IGBT的阻塞能力。
[0071] 相应的，本发明实施例还提供了一种绝缘栅双极型晶体管的制作方法，包括:
[0072]步骤1:如图4所示，提供第一基片11。具体的，根据反向击穿电压选取一定厚度和掺杂浓度的N型基片作为第一基片11。
[0073]步骤2:如图5所示，在所述第一基片11内形成P型掺杂区4。在本发明的一个具体实施例中，在所述第一基片11的第一表面注入P型离子，形成P型掺杂区4,优选的，所述 P型掺杂区4为重掺杂区，但本发明对此并不做限定，具体视情况而定。
[0074]步骤3:如图6所示，在所述第一基片11第一表面形成外延层13,在本发明的一个实施例中，在所述第一基片11内形成P型掺杂区4后，在所述第一基片11的第一表面生长一定厚度的N型半导体层，形成外延层13,所述外延层13优选与所述第一基片11的电阻率相同。优选的，所述外延层13的形成工艺为外延工艺，但本发明对此并不做限定，具体视情况而定。
[0075]需要说明的是，在本发明的一个优选实施例中，在所述第一基片11内形成P型掺杂区4之后，在所述第一基片11第一表面形成外延层13之前包括:对所述第一基片11的第一表面进行抛光，以防止所述第一基片11的第一表面有颗粒或化学物质的沾污。
[0076]步骤4:如图7所示，在所述外延层13内形成载流子存储层3和第二基片12,其中，所述载流子存储层3位于所述第二基片12两侧，且覆盖所述P型掺杂区4。
[0077] 在上述实施例的基础上，在本发明的一个实施例中，步骤4包括:对所述外延层13 的两侧区域进行离子注入，形成载流子存储层3,剩余未进行离子注入的区域为第二基片 12,使得所述载流子存储层3位于所述第二基片12两侧，且所述第二基片12的电阻率与所述第一基片11的电阻率相同。
[0078] 在上述实施例的基础上，在本发明的一个优选实施例中，所述载流子存储层3沿所述第一基片11两侧至所述第一基片11中心的宽度大于所述P型掺杂区4沿所述第一基片11两侧至所述第一基片11中心的宽度。
[0079]步骤5:在所述载流子存储层3内形成P型阱区2,优选的，所述P型阱区2的形成工艺为离子注入工艺，但本发明对此并不做限定，具体视情况而定。
[0080] 在本发明实施例中，所述载流子存储层3的掺杂浓度略大于所述第一基片11的掺杂浓度，从而在所述载流子存储层3与所述第一基片11之间形成势皇，该势皇能阻碍载流子进入P型阱区，在所述第一基片11中具有电导调制效应，进而在所述IGBT导通时，增强所述发射极下方的载流子浓度，减小n沟道开启时的积累层的电阻，降低所述IGBT的导通压降，并在所述IGBT关断时，使得空穴更容易导出，降低关断损耗。[0081 ] 步骤6:在所述P型阱区2内形成源区6。
[0082]步骤7:在所述第二基片12背离所述第一基片11 一侧形成栅极结构5,所述栅极结构5覆盖所述第二基片12和部分所述P型阱区2。
[0083]步骤8:在所述源区6背离所述第一基片11 一侧形成发射极金属层7,所述发射极金属层7覆盖所述源区6和所述栅极结构5,且与所述栅极结构5绝缘。
[0084]在上述实施例的基础上，在本发明的一个实施例中，该方法还包括:
[0085]步骤9:对所述第一基片11的第二表面进行离子注入，形成缓冲层8,所述第二表面与所述第一表面为所述第一基片11相对的两个表面。优选的，形成所述缓冲层8时的注入离子为磷离子。本发明对此并不做限定，具体视情况而定。
[0086]步骤10:在所述缓冲层8背离所述第一基片11的一侧形成集电极9。
[0087]由上可知，本发明实施例所提供的绝缘栅双极型晶体管制作方法，除在所述P型阱区2与所述基片之间增加了载流子存储层3外，还在位于所述载流子存储层3下方的第一基片11内增加了与所述载流子存储层3接触的P型掺杂区4,以利用所述P型掺杂区4 对阻塞状态下聚集在所述载流子存储层3拐角处的漏电流进行分流，从而提高具有载流子存储层3的IGBT的击穿电压，部分消除引入载流子存储层3后击穿电压退化的问题，改善所述IGBT的阻塞能力。
[0088]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种绝缘栅双极型晶体管，其特征在于，包括: N型基片，所述基片包括第一基片和位于所述第一基片第一表面的第二基片； 位于所述第一基片表面且位于所述第二基片两侧的P型阱区； 位于所述P型阱区与所述基片之间的载流子存储层； 位于所述第一基片内，且位于所述载流子存储层下方，与所述载流子存储层接触的P型掺杂区； 位于所述第二基片背离所述第一基片一侧的栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区； 位于所述P型阱区内的源区以及位于所述源区背离所述第一基片一侧的发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，沿所述第一基片两侧至其中心方向，所述P型掺杂区的宽度小于所述载流子存储层宽度的一半。3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述P型掺杂区与所述载流子存储层形成的PN结的压降小于0.7V。4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一基片的第二表面具有缓冲层，所述第二表面与所述第一表面为所述第一基片相对的两个表面； 所述缓冲层背离所述第一基片的一侧具有集电极。5.根据权利要求4所述的绝缘栅双极型晶体管，其特征在于，所述缓冲层的掺杂离子为磷离子。6.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括: 提供第一基片； 在所述第一基片内形成P型掺杂区； 在所述第一基片表面形成外延层； 在所述外延层内形成载流子存储层和第二基片，其中，所述载流子存储层位于所述第二基片的两侧，且所述第二基片的电阻率与所述第一基片的电阻率相同； 在所述载流子存储层内形成P型阱区； 在所述P型阱区内形成源区； 在所述第二基片背离所述第一基片一侧形成栅极结构，所述栅极结构覆盖所述第二基片和部分所述P型阱区； 在所述源区背离所述第一基片一侧形成发射极金属层，所述发射极金属层覆盖所述源区和所述栅极结构，且与所述栅极结构绝缘。7.根据权利要求6所述的制作方法，其特征在于，在所述第一基片内形成P型掺杂区之后，在所述第一基片第一表面形成外延层之前包括: 对所述第一基片的第一表面进行抛光。8.根据权利要求6所述的制作方法，其特征在于，所述外延层的形成工艺为外延工艺。9.根据权利要求6所述的制作方法，其特征在于，还包括: 对所述第一基片的第二表面进行离子注入，形成缓冲层，所述第二表面与所述第一表面为所述第一基片相对的两个表面； 在所述缓冲层背离所述第一基片的一侧形成集电极。10.根据权利要求9所述的制作方法，其特征在于，形成所述缓冲层时的注入离子为磷离子。
【文档编号】H01L21/331GK106033770SQ201510119746
【公开日】2016年10月19日
【申请日】2015年3月18日
【发明人】戴庆芸, 朱阳军, 卢烁今, 田晓丽
【申请人】江苏物联网研究发展中心, 江苏中科君芯科技有限公司