顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管与流程

本发明涉及液晶显示领域，尤其涉及一种顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管。

背景技术：

在高分辨高框架的现实装置中，每一个子像素的TFT需要有足够快的速度去转换子像素，因此急需低寄生电容及高迁移率的TFT。氧化物半导体TFT由于其较高的迁移率而引起了广泛重视。但到目前为止，氧化物半导体TFT主要采用了常规的属于底栅的ESL和BCE结构，以及常规的顶栅型结构。然而，由于上述常规结构的TFT具有相对较大的寄生电容及不易小尺寸化的缺点，越来越不能适用于大尺寸以及高分辨的显示器中。因此，自对准型的顶栅TFT在大尺寸及高分辨的显示装置中的应用显得尤为重要。

自对准型的顶栅TFT的结构如图1所示。在玻璃基板10表面设置有阻挡层11，在所述阻挡层表面设置有氧化物半导体层12，在所述氧化物半导体层上方设置有栅极绝缘层13及栅极14，在所述阻挡层11、氧化物半导体层12及栅极14表面覆盖有层间介质16，源漏极15设置在所述栅极14两侧并与所述氧化物半导体层12电连接。在自对准型的顶栅TFT的制程中，为了减小源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗，源漏极15与栅极14之间的氧化物半导体层需要进行导体化处理，即形成可导电层，如图1所示，d长度的氧化物半导体层往往需要进行导体化处理。

在导体化的技术中，一般运用H₂，NH₃，CF₄，SF₆，He，Ar，N₂等气体对氧化物半导体层的表面进行处理。然而采用第三方气体进行处理往往会引入杂质气体，比如H，F等离子，这些离子在后续的制程会扩散至氧化物半导体层，影响TFT的特性；另一方面，若采用惰性气体，又往往达不到预想的导体化效果，源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗仍然较高，会导致TFT开态电流较低等问题。

因此，亟需一种降低源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗的制程。

技术实现要素：

本发明所要解决的技术问题是，提供一种顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管，其能够在沉积层间介质时便可导体化，可以保证较高的迁移率及开态电流。

为了解决上述问题，本发明提供了一种顶栅薄膜晶体管的制作方法，包括如下步骤：提供一玻璃基板；在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。

进一步，在形成氧化物半导体层步骤之前，在所述玻璃基板表面形成阻挡层，所述氧化物半导体层形成在所述阻挡层上。

进一步，所述层间介质为SiO₂。

进一步，在化学气相沉积时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区，以使所述氧化物半导体层的所述源区及漏区表面导体化。

进一步，形成源极及漏极的方法包括如下步骤：

在所述层间介质成上形成过孔，所述过孔分别暴露出所述氧化物半导体层的源区及漏区；

在所述过孔内沉积金属，形成与所述源区电连接的源极及与所述漏区电连接的漏极。

对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。

本发明还提供一种顶栅薄膜晶体管，包括玻璃基板、在所述玻璃基板表面设置的阻挡层及在所述阻挡层表面设置的氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区，在所述沟道区表面设置有栅极绝缘层及栅极，在所述玻璃基板、氧化物半导体层及栅极表面覆盖有层间介质，源极和漏极设置在所述栅极两侧，并分别通过层间介质的过孔与所述氧化物半导体层的源区和漏区电连接，所述氧化物半导体层的所述源区及漏区表面导体化。

进一步，所述层间介质为SiO₂。

进一步，在化学气相沉积形成层间介质层时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区表面导体化表面，以使所述氧化物半导体层的所述源区及漏区表面导体化。

对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。

本发明的优点在于，

(1)在现有的自对准型的顶栅薄膜晶体管制程中，虽然需要的光罩数量相对较少，但需要导体化处理，制程及技术难度较为复杂，本发明顶栅薄膜晶体管的制作方法省去导体化过程，大大减小了制程的复杂程度，在沉积层间介质时便可导体化，可以保证较高的迁移率及开态电流。

(2)在现有技术中，导体化处理引入第三方气体，在后续的高温制程中会扩散，因此限制了后续的制程温度，而本发明顶栅薄膜晶体管的制作方法不采用第三方气体，因此不会引入杂质气体而影响薄膜晶体管的特性。

(3)本发明顶栅薄膜晶体管的制作方法省去导体化这一制程，既提高效率又节约成本。

附图说明

图1是现有的自对准型顶栅薄膜晶体管的结构示意图；

图2是本发明顶栅薄膜晶体管的制作方法的步骤示意图；

图3A～图3F是本发明顶栅薄膜晶体管的制作方法的工艺流程图；

图4是采用本发明方法制作的顶栅薄膜晶体管的结构示意图；

图5是根据本发明顶栅薄膜晶体管的制作方法制作的顶栅薄膜晶体管的Id-Vg数据。

具体实施方式

下面结合附图对本发明提供的顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管的具体实施方式做详细说明。

参见图2，本发明提供一种顶栅薄膜晶体管的制作方法，所述方法包括如下步骤：步骤S20、提供一玻璃基板；步骤S21、在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；步骤S22、在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；步骤S23、在所述栅极绝缘层上形成栅极；步骤S24、在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；步骤S25、形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。

图3A～图3F是本发明顶栅薄膜晶体管的制作方法的工艺流程图。

参见图3A及步骤S20，提供一玻璃基板30。在本步骤中，作为可选步骤，还可以在所述玻璃基板30表面形成阻挡层31。

参见图3B及步骤S21，在所述玻璃基板30上形成氧化物半导体层32，在本具体实施方式中，在所述阻挡层31上形成氧化物半导体层32。形成所述氧化物半导体层32的方法与现有技术中的自对准型顶栅TFT结构中形成氧化物半导体层的方法相同，本领域技术人员可从现有技术中获取。所述氧化物半导体层32包括源区321、漏区322及沟道区323。

参见图3C及步骤S22，在所述氧化物半导体层32的沟道区323对应位置上形成栅极绝缘层33，此步骤可采用沉积的方法形成栅极绝缘层33。

参见图3D及步骤S23，在所述栅极绝缘层33上形成栅极34。

参见图3E及步骤S24，在所述栅极34表面、所述氧化物半导体层32的源区321及漏区322表面及玻璃基板30或阻挡层31表面采用化学气相沉积的方法沉积层间介质35。在本具体实施方式中，所述层间介质35的材料为SiO₂。

对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W，沉积时分解的离子以高能态轰击氧化物半导体层32的源区321及漏区322的表面，由于氧化物半导体层32本身较薄且敏感，因此，氧化物半导体层32的源区321及漏区322的表面导体化，形成导体层39，进而实现源漏极与氧化物半导体层的低接触阻抗。同时，栅极及栅极绝缘层又能保护氧化物半导体层32的沟道区323不受损伤。

参见图3F及步骤S25，形成源极36及漏极37，所述源极36及漏极37分别与所述氧化物半导体层的源区321及漏区322电连接。形成源极36及漏极37的方法包括如下步骤：

在所述层间介质35上形成过孔38，所述过孔38分别暴露出所述氧化物半导体层32的源区321及漏区322。在所述过孔38内沉积金属，形成与所述源区321电连接的源极36及与所述漏区322电连接的漏极37。

本发明顶栅薄膜晶体管的制作方法在自对准型的顶栅TFT制程中，省去半导体层导体化制程，在后续的层间介质(ILD CVD(SiO_x))沉积中改变沉积参数，达到在沉积层间介质时便可使源区及漏区导体化，可以保证较高的迁移率及开态电流。

参见图4，本发明还提供一种顶栅薄膜晶体管。所述顶栅薄膜晶体管包括玻璃基板40、在所述玻璃基板40表面设置的阻挡层41及在所述阻挡层41表面设置的氧化物半导体层42。所述氧化物半导体层42包括源区421、漏区422及沟道区423。在所述沟道区423表面设置有栅极绝缘层43及栅极44。在所述玻璃基板40、氧化物半导体层42及栅极44表面覆盖有层间介质45。源极46和漏极47设置在所述栅极44两侧，并分别通过层间介质45的过孔48与所述氧化物半导体层42的源区421和漏区422电连接，所述氧化物半导体层42的所述源区421及漏区422表面导体化，形成导体层49。

图5是根据本发明顶栅薄膜晶体管的制作方法制作的顶栅薄膜晶体管的Id-Vg数据，W/L＝0.5，得到的迁移率可达到16.42；然而采用其它常规方式沉积的层间介质，制备常规的顶栅薄膜晶体管，所得到的薄膜晶体管无明显半导体特性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。