基于纳米沟道的凹槽栅增强型GaN晶体管器件的制作方法

本发明涉及微电子器件技术领域，特别是涉及一种基于纳米沟道的凹槽栅增强型gan晶体管器件。

背景技术：

宽禁带半导体材料gan具有高临界击穿电场、高电子饱和速度、良好的热稳定性以及较强的抗辐射能力等优点，特别是algan/gan异质结构材料由于自发极化和压电极化效应具有极高的二维电子气浓度和电子迁移率，被认为是制备耐高温、抗辐射、高频大功率微波功率器件及高速、高压电力开关器件和抗辐射高速数字电路的优良材料。

由于极化效应的存在，algan/gan高电子迁移率晶体管通常为耗尽型器件，制备增强型器件比较困难，研究进展非常缓慢。耗尽型器件的应用具有局限性。首先，在射频功率应用方面，耗尽型器件必须采用负电压偏置栅极，要求设计独立的电源系统。其次，在电力开关应用方面，为了保证系统的总体安全性，耗尽型器件还要求负偏压系统的运行先于电源通电。此外，在高速数字电路应用方面，增强型器件是构成反相器的必备元件，而反相器是构成复杂数字系统的核心单元。因此，研制出高可靠性的增强型gan晶体管具有非常重要的意义。

目前，国际上对于增强型gan器件的一种研究思路是通过在栅电极下方挖槽，使栅极下方的沟道二维电子气耗尽，沟道其余部分二维电子气浓度不变，从而实现增强型器件。但是，随着器件尺寸的不断缩小，栅长越来越短，传统平面结构的高电子迁移率晶体管的短沟效应越来越明显。2013年，ki-sikim等人制备出了单纳米沟道的增强型algan/ganmisfet，阈值电压为2.1v，该器件结构采用普通栅结构，为了实现增强型器件，纳米沟道宽度仅为50nm，而且纳米沟道两端延伸到了源漏电极区，因此，器件导通电阻较大。

技术实现要素：

本发明要解决的技术问题是针对上述现有技术的不足，提供一种基于纳米沟道的凹槽栅增强型gan晶体管器件，所述晶体管具有栅控能力强、能够抑制短沟效应、实现器件增强型和导通电阻小的特点。

为解决上述技术问题，本发明所采取的技术方案是：一种基于纳米沟道的凹槽栅增强型gan晶体管器件，自下而上包括衬底层、gan缓冲层、algan势垒层、栅介质层、钝化层、源电极、漏电极和栅电极；其特征在于：所述algan势垒层和所述gan缓冲层形成algan/gan异质结，所述algan势垒层上方有凹槽，栅电极位于凹槽内并且包裹在algan/gan异质结的上方和两侧，形成三维环栅结构；所述栅电极下的algan/gan异质结具有纳米图形，形成纳米沟道；所述纳米沟道两端具有沟道扩展区；所述栅介质层位于所述栅电极之下，所述源电极和所述漏电极之间，覆盖在所述algan/gan异质结顶部并包裹所述纳米沟道的两个侧壁。

优选地，所述衬底层为蓝宝石、sic或gan。

优选地，所述gan缓冲层厚度为0.5-2.5um。

优选地，所述algan势垒层厚度为10-20nm，其中al含量为15%-30%。

优选地，所述纳米沟道的数目n为n≥1，长度lch为0<lch<源电极和漏电极的间距，宽度wch为10-200nm。

优选地，所述algan势垒层上的凹槽底部与所述algan/gan异质结的距离dch1为0-15nm，所述纳米沟道底部与所述algan/gan异质结的距离dch2为0-150nm。

优选地，所述栅介质层为sin、al2o3、sio2或多种介质层的堆叠结构，厚度为1-15nm。

优选地，所述钝化层为sin、al2o3、sio2或多种钝化层的堆叠结构，厚度为50-150nm。

优选地，所述栅电极为直栅或t型栅，栅极长度lg=lch或lg>lch或lg<lch。

优选地，所述源电极和漏电极为欧姆接触，位于纳米沟道两端的沟道扩展区之上。

采用上述技术方案所产生的有益效果在于：将algan/gan高电子迁移率晶体管器件栅电极下方的异质结刻蚀形成纳米沟道，则纳米沟道两侧区域不存在二维电子气，栅电极包裹在纳米沟道的上方及两侧壁，由于栅电极从三个方向对沟道内的电子进行调制，栅控能力较强，能够很好地抑制短沟效应。当纳米沟道的宽度很小时，沟道内的二维电子气被耗尽，器件实现增强型。采用凹槽栅结构，纳米沟道和凹槽栅共同作用，可以保证器件在实现增强型的同时具有较大的纳米沟道宽度，减小导通电阻。纳米沟道两端具有扩展区，可进一步减小导通电阻，提高器件频率。

附图说明

图1是本发明实施例一整体结构的俯视图。

图2是图1a-a面的剖视图。

图3是图1b-b面的剖视图。

图4是图1c-c面的剖视图。

图5是本发明实施例二整体结构的俯视图。

图6是本发明实施例三整体结构的俯视图。

图7是本发明实施例四整体结构的剖视图。

图中：1、源电极；2、漏电极；3、栅电极；4、沟道扩展区；5、纳米沟道；6、衬底层；7、gan缓冲层；8、algan势垒层；9、栅介质层；10、钝化层。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明。

如图1、图2、图3和图4所示，本发明器件包括衬底层6、gan缓冲层7、algan势垒层8、栅介质层9、钝化层10、源电极1、漏电极2和栅电极3。其中最下层是采用蓝宝石、sic或gan的衬底层6；衬底层6上面是gan缓冲层7；缓冲层上面是algan势垒层8；algan势垒层8和gan缓冲层7形成algan/gan异质结，algan势垒层8上方有凹槽，栅电极3位于凹槽内，且包裹在异质结的上方及两侧，形成三维环栅结构；栅电极3下的algan/gan异质结具有纳米图形，形成纳米沟道5；纳米沟道5两端具有沟道扩展区4；栅介质层9位于algan势垒层8和栅电极3之间，覆盖在algan/gan异质结顶部并包裹纳米沟道5的两个侧壁；源电极1和漏电极2分别位于纳米沟道5扩展区4之上；钝化层10覆盖在整个器件的表面。

下面参照附图，结合具体实施例对本发明作进一步详细说明。

实施例一：基于单纳米沟道的凹槽栅增强型gan晶体管器件。

图1是本发明实施例一整体结构的俯视图，图2、图3和图4分别是图1中a-a面、b-b面和c-c面的剖视图。本实施例基于单纳米沟道5的凹槽栅增强型gan晶体管器件自下而上包括衬底层6、gan缓冲层7、algan势垒层8、栅介质层9、钝化层10和源电极1、漏电极2和栅电极3。

衬底层6使用材料为蓝宝石、sic或gan。

衬底层6上面是厚度为0.5-2.5μm的gan缓冲层7。

缓冲层上面是厚度为10-20nm和al组分为15％～30％的algan势垒层8。

algan势垒层8和gan缓冲层7形成algan/gan异质结，algan势垒层8上方有凹槽，栅电极3位于凹槽内，且包裹在异质结的上方及两侧，形成三维环栅结构。其中所述栅凹槽底部与algan/gan异质结的距离dch1为0-15nm。

栅电极3下的algan/gan异质结具有纳米图形，形成纳米沟道5，其中所述纳米沟道5的数目n为n=1，长度lch为lch=栅电极3长度lg；纳米沟道5宽度wch为10-200nm，纳米沟道5底部与algan/gan异质结的距离dch2为0-150nm。

纳米沟道5两端具有沟道扩展区4。

栅介质层9位于algan势垒层8和栅电极3之间，覆盖在algan/gan异质结顶部并包裹纳米沟道5的两个侧壁，栅介质层9采用sin、al2o3、sio2或多种介质层的堆叠结构，厚度为1-15nm。

钝化层10位于除电极外的整个器件的表面，钝化层10采用sin、al2o3、sio2或多种钝化层10的堆叠结构，厚度为50-150nm。

源电极1和漏电极2为欧姆接触，位于纳米沟道5两端的沟道扩展区4之上。

实施例二：基于单纳米沟道的凹槽栅增强型gan晶体管器件。

如图5所示，本实施例的基于单纳米沟道5的凹槽栅增强型gan晶体管器件具有与实施例一相同的结构，但所述纳米沟道5的长度lch为lch>栅长lg。

实施例三：基于多纳米沟道的凹槽栅增强型gan晶体管器件。

如图6所示，本实施例的基于多纳米沟道的凹槽栅增强型gan晶体管器件具有与实施例一相同的结构，但所述纳米沟道5的数目n为n>1。

实施例四：基于单纳米沟道的t型凹槽栅增强型gan晶体管器件。

如图7所示，本实施例的基于单纳米沟道5的t型凹槽栅增强型gan晶体管器件具有与实施例一相同的结构，但栅电极3采用t型栅结构。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。