鳍式场效晶体管装置与形成鳍式场效晶体管装置的方法与流程

本发明实施例是有关于半导体装置，特别是有关于鳍式场效晶体管(Fin-like Field Effect Transistor；FinFET)的栅极结构与其制造方法。

背景技术：

半导体集成电路(Integrated Circuit；IC)产业已经历快速的成长。在IC进化的过程中，功能密度(functional density)(定义为每个晶片面积上互相连接的元件数目)普遍随着几何尺寸(意即，可以利用制程做出的最小组件或线路)的减小而增加。一个缩小的制程一般可以提供增加产率和降低相关成本的优势。然而，这样的缩小会增加制程和生产IC的复杂度。为了达成这些进步，在IC生产中的类似发展是必要的。

当半导体IC产业进入到纳米科技制程世代以追求较高的元件密度，较高效能和较低成本时，同时来自制造和设计的挑战导致了如鳍式场效晶体管(FinFET)的3D装置的发展。FinFET装置的优点包含减少短通道效应及较高电流量。当其特征尺寸持续减小时，一直有使用具有高介电常数的栅极介电层和金属栅极的FinFET装置来增进装置性能的要求。n型金属氧化物半导体(NMOS)装置和p型金属氧化物半导体(PMOS)装置的栅极结构分别需要不同的功函数。具有高介电常数金属栅极的已知FinFET装置与其制作方法已无法满足所有态样，特别是将NMOS装置和PMOS装置制作在一起。

技术实现要素：

本发明的目的是在于提供一种鳍式场效晶体管栅极结构与其制造方法，借以提供具有优良性质的功函数金属层。

本发明的一方面是在提供一种鳍式场效晶体管装置，其包含有半导体基材、第一半导体鳍片、n型栅极结构、第一阻挡金属层以及第一金属填充层，其中第一半导体鳍片在半导体基材上；n型栅极结构设置在第一半导体鳍片上；第一阻挡金属层设置在n型功函数金属层上；第一金属填充层周边包围有第一阻挡金属层。n型栅极结构包含第一初始层、第一高介电常数介电层、n型功函数金属层，其中第一初始层设置在第一半导体鳍片上；第一高介电常数介电层设置在第一初始层上且周边包围有第一栅极间隙壁；n型功函数金属层设置在第一高介电常数介电层上。n型功函数金属层含有钛铝(TiAl)合金，其钛对铝的原子比实质介于1至3之间。

本发明的又一方面提供一种鳍式场效晶体管装置，其包含：半导体基材、第一半导体鳍片、第二半导体鳍片、n型栅极结构和p型栅极结构。第一半导体鳍片和第二半导体鳍片在半导体基材上，且第一半导体鳍片和第二半导体鳍片被隔离结构分开。n型栅极结构包含有第一初始层，第一初始层设置在第一半导体鳍片上且被第一栅极间隙壁包围；p型栅极结构包含有第二初始层，第二初始层设置在第二半导体鳍片上且被第二栅极间隙壁包围。n型栅极结构和p型栅极结构其中每一者包含高介电常数介电层、第一氮化钛层、氮化钽(TaN)层、第二氮化钛层、钛铝合金层、第三氮化钛层以及金属填充层。高介电常数介电层位于第一初始层及第二初始层上；第一氮化钛层设置在高介电常数介电层上；氮化钽层设置在第一氮化钛层上；第二氮化钛层设置在氮化钽层上；钛铝合金层设置在第二氮化钛层上；第三氮化钛层设置在钛铝合金层上；金属填充层周边包围有第三氮化钛层。被第一栅极间隙壁包围的钛铝合金层是做为n型功函数金属层，其钛对铝的原子比实质介于1至3之间。被第二栅极间隙壁包围的第二氮化钛层是做为p型功函数金属层，其钛对氮的原子比实质介于1:0.9至1:1.1之间。

本发明的又一方面是在提供一种形成鳍式场效晶体管装置的方法。在此方法中，形成第一半导体鳍片和第二半导体鳍片在半导体基材上，其中第一半导体鳍片和第二半导体鳍片被隔离结构所分开。第一初始层被第一栅极间隙壁所包围且形成在第一半导体鳍片上，而第二初始层被第二栅极间隙壁所包围且形成在第二半导体鳍片上。高介电常数介电层形成在第一初始层和第二初始层上。第一氮化钛层形成在高介电常数介电层上。氮化钽层形成在第一氮化钛层上。第二氮化钛层形成在氮化钽层上。钛铝合金层形成在第二氮化钛层上。第三氮化钛层形成在钛铝合金层上。金属填充层的周围被第三氮化钛层所包围。被第一栅极间隙壁所包围的钛铝合金层做为n型功函数金属层，其钛对铝的原子比实质介于1至3之间。被第二栅极间隙壁所包围的第二氮化钛层做为p型功函数金属层，其钛对氮的原子比实质介于1:0.9至1:1.1之间。

由上述说明可知，本发明的优点为：可提供具有优良性质的功函数金属层的鳍式场效晶体管栅极结构及其制造方法。

附图说明

根据以下详细说明并阅读附图最能理解本发明的实施方式。需注意的是，如同业界的作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可能经过任意缩放。

图1是绘示根据本发明的一些实施例的半导体装置的剖面示意图；

图2A和图2B是绘示根据本发明的某些实施例的半导体装置的剖面示意图；

图3A至图3G是绘示根据本发明的一些实施例用以说明半导体装置制作方法的中间阶段的剖面示意图；

图4是绘示根据本发明的一些实施例制造半导体装置的流程图。

具体实施方式

以下发明内容提供许多不同实施例或具体例，以实施所提供标的的各种特征。以下叙述构件和排列的特定具体例，以简化本发明的内容。这些内容当然仅是举例说明，并无意成为限制。例如：在接续的叙述中，第一特征在第二特征上或上方的形成可包含有第一特征和第二特征直接接触的实施例，也可包含有在第一特征和第二特征之间形成额外特征的实施例，以使第一和第二特征不直接接触。

本文此处的用语其目的仅是为了描述特定实施例，非用以限制申请专利范围。例如：除非被另外限制，单数形式的“一”或“该”用语也可用来表示复数形式。另外，本发明可能会在各种具体例中重复元件符号及/或字母。此重复是为了简化和明确的目的，其本身并不表示所讨论的各种实施例及/或配置之间有任何关系。空间相对性用语的使用是为了说明元件在使用或操作时的不同方位，而不只限于图示所绘示的方向。元件也可以其他方式定向(旋转90度或在其他方向)，而在此使用的空间相对性的描述语也可以如此解读。

可理解的是，虽然“第一”、“第二”、“第三”等用词可被用于申请专利范围中以描述不同的元件，但这些元件并不应被这些用语所限制，在实施例中相应描述的这些元件是以不同的元件符号来表示。这些用语是为了分别不同元件。例如：第一元件可被称为第二元件，相似地，第二元件也可被称为第一元件而不会脱离实施例的范围。如此所使用的用语“及/或”包含了一或多个相关列出的项目的任何或全部组合。

本发明的实施例是指向一种半导体装置，其上同时形成有具金属栅极结构的p型金属氧化物半导体鳍式场效晶体管(PMOS FinFET)装置和n型金属氧化物半导体鳍式场效晶体管(NMOS FinFET)装置，借以简化制作过程。依据能量散布光谱仪(Energy Dispersive Spectroscopy；EDS)的分析，NMOS FinFET装置包含n型功函数金属层。n型功函数金属层包含有钛铝(TiAl)合金，其Ti对Al的原子比实质介于1至3之间，n型功函数金属层的二表面含有实质低于10原子百分比(at％)的氧浓度。PMOS FinFET装置包含有在第二高介电常数介电层上的p型功函数金属层，p型功函数金属层包含有氮化钛(TiN)，其中Ti对N的原子比实质介于1:0.9至1:1.1之间，且p型功函数金属层包含有低于10原子百分比(at％)的氧浓度。氧会引起功函数金属层的功函数变化，所以较低的氧浓度可导致较好的功函数金属层品质。因此，本发明实施例提供具有优良性质的功函数金属层。

请参照图1，图1是根据本发明的一些实施例的一半导体装置的剖面示意图。此半导体装置包含半导体基材102、半导体鳍片110a、第二半导体鳍片110b、n型栅极结构100a和p型栅极结构100b。半导体鳍片110a和半导体鳍片110b设置在半导体基材102上方，且被隔离结构104所分开。在一些实施例中，隔离结构104是浅沟渠隔离(Shallow Trench Isolation；STI)。半导体基材102可被定义为包含有半导体材料的任何结构，其包含但不受限于，主体硅(Bulk Silicon)、半导体晶圆或硅锗基材。亦可使用包含III族、IV族和V族元素其他半导体材料。半导体鳍片110a和110b从半导体基材102突出。栅极间隙壁122a是形成在n型栅极结构100a的侧壁上，而栅极间隙壁122b是形成在p型栅极结构100b的侧壁上。栅极间隙壁122a和栅极间隙壁122b可包含氧化硅、氮化硅、氮氧化硅或其他介电材料。源极/漏极部分112a和114a是设置在与栅极间隙壁122a两侧相邻的半导体鳍片110a上，因而源极/漏极部分112a和114a和n型栅极结构100a一起形成NMOS FinFET装置。源极/漏极部分112b和114b是设置在与栅极间隙壁122b两侧相邻的半导体鳍片110b上，因而源极/漏极部分112b和114b和p型栅极结构100b一起形成PMOS FinFET装置。在一些实例中，源极/漏极部分112a和114a含有SiP，而源极/漏极部分112b和114b含有SiGe。

在一些实施例中，蚀刻中止层120是设置在栅极间隙壁122a、源极/漏极部分112a和114a、隔离结构104、栅极间隙壁122b和源极/漏极部分112b和114b上。内层介电(Inter-Layer Dielectric；ILD)层170是设置在蚀刻中止层120上。内层介电层170可包含氧化硅、磷硅玻璃(phosphosilicate glass；PSG)、硼磷硅玻璃(borophosphosilicate glass；BPSG)和其类似物等。

n型栅极结构100a包含初始层130a、高介电常数介电层140a、金属覆盖层142a、阻障金属层144a、TiN层146a、n型功函数金属层148a、阻挡金属层150a和金属填充层160a。初始层130a是设置在半导体鳍片110a上。在一些实例中，初始层130a包含氧化硅层。高介电常数介电层140a是设置在初始层130a上，并被栅极间隙壁122a所包围。高介电常数介电层140a的厚度介于约10埃到约20埃之间。在一些实施例中，高介电常数介电层140a含有高介电材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其中的组合。

金属覆盖层142a是在高介电常数介电层140a上，并设置于高介电常数介电层140a和n型功函数金属层148a间。金属覆盖层142a包含有TiN，并可具有介于约10埃到约30埃之间的厚度。阻障金属层144a是在金属覆盖层142a上，并设置于金属覆盖层142a和n型功函数金属层148a间。阻障金属层144a包含有氮化钽(TaN)，并可具有介于约10埃到约30埃之间的厚度。TiN层146a是在阻障金属层144a上，并设置于阻障金属层144a和n型功函数金属层148a间，并可具有介于约5埃到约20埃之间的厚度。金属覆盖层142a、阻障金属层144a和TiN层146a是用来防止杂质进入其下方的材料层。在某些实施例中，只有金属覆盖层142a、阻障金属层144a和TiN层146a其中一或多者被设置介于该高介电常数介电层140a和n型功函数金属层148a之间。需注意的是，金属覆盖层142a、阻障金属层144a和TiN层146a的顺序可被变动而不会影响到他们的目的。

n型功函数金属层148a是在TiN层146a和高介电常数介电层140a上，并可具有介于约30埃到约100埃之间的厚度。n型功函数金属层148a包含有TiAl合金，其中n型功函数金属层148a的二表面分别邻接至TiN层146a和阻挡金属层150a。从EDS线扫瞄得知，Ti对Al的原子比是实质介于1至3之间，且n型功函数金属层148a的二表面含有低于约10原子百分比(at％)的氧浓度，而接近或在n型功函数金属层148a的二表面上的铝原子浓度高于n型功函数金属层148a的其他部分的铝原子浓度，即接近或在n型功函数金属层148a的二表面上有较多的铝分离(Al Segregation)，借以提供具有优良性质的功函数金属层。氧会引起n型功函数金属层148a的功函数变化，所以较低的氧浓度可导致较好的n型功函数金属层148a品质。

阻挡金属层150a是在n型功函数金属层148a上，以保护n型功函数金属层148a，其中阻挡金属层150a包含有TiN，并可具有介于约10埃到约30埃之间的厚度。金属填充层160a填充一沟渠(未标示)，且其周边被阻挡金属层150a所包围，金属填充层160a并可具有介于约1000埃到约5000埃之间的厚度。金属填充层160a是配置以提供电流传输。在一些实施例中，金属填充层160a可由如钨、铜或其他适合的材料，及/或其组合所形成。

p型栅极结构100b包含初始层130b、高介电常数介电层140b、金属覆盖层142b、阻障金属层144b、p型功函数金属层146b、TiAl层148b、阻挡金属层150b和金属填充层160b。初始层130b是设置在半导体鳍片110b上。在一些实例中，初始层130b包含氧化硅层。高介电常数介电层140b是设置在初始层130b上，并被栅极间隙壁122b所包围。高介电常数介电层140b可具有介于约10埃到约20埃之间的厚度。在一些实施例中，高介电常数介电层140a含有高介电材料，例如：HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其组合。

金属覆盖层124b是在高介电常数介电层140b上，并设置于高介电常数介电层140b和p型功函数金属层146b间。金属覆盖层142b包含有TiN，并可具有介于约10埃到约30埃之间的厚度。阻障金属层144b是在金属覆盖层142b上，并设置于金属覆盖层142b和p型功函数金属层146b间。阻障金属层144b包含有TaN，并可具有介于约10埃到约30埃之间的厚度。金属覆盖层142b和阻障金属层144b是用来防止杂质进入其下方的材料层。在某些实施例中，只有金属覆盖层142b、阻障金属层144b其中一或多者被设置于该高介电常数介电层140b和p型功函数金属层146b之间。需注意的是，金属覆盖层142b、阻障金属层144b的顺序可被变动而不影响到他们的目的。

p型功函数金属层146b是在阻障金属层144b上，并可具有介于约5埃到约20埃之间的厚度。p型功函数金属层146b包含有TiN，从EDS线扫瞄得知，Ti对N的原子比实质介于1:0.9至1:1.1之间，且p型功函数金属层146b含有低于约10原子百分比(at％)的氧浓度，因此可提供具有优良性质的功函数金属层。氧会引起p型功函数金属层146b的功函数变化，所以较低的氧浓度可以导致较好的p型功函数金属层146b品质。

TiAl层148b是在p型功函数金属层146b上，并设置于p型功函数金属层146b和阻挡金属层150b间。可具有介于约30埃到约100埃之间的厚度。阻挡金属层150b是在TiAl层148b上，以保护TiAl层148b和p型功函数金属层146b，其中阻挡金属层150b包含有TiN，并可具有介于约10埃到约30埃之间的厚度。金属填充层160b填充一沟渠(未标示)，且其周边被阻挡金属层150b所包围。金属填充层160b可具有介于约1000埃到约5000埃之间的厚度。金属填充层160b是配置以提供电流传输。在一些实施例中，金属填充层160b可由钨、铜或其他适合的材料，及/或其组合所形成。

上述的高介电常数介电层140a和140b可由同一材料层所形成；上述的金属覆盖层142a和142b可由同一材料层所形成；上述的阻障金属层144a和144b可由同一材料层所形成；上述的TiN层146a和p型功函数金属层146b可由同一材料层所形成；上述的n型功函数金属层148a和TiAl层148b可由同一材料层所形成；上述的阻挡金属层150a和150b可由同一材料层所形成；及上述的金属填充层160a和160b可由同一材料层所形成。

请参照图2A和图2B，图2A和图2B是绘示本发明中某些实施例的一半导体装置的剖面图。此半导体装置包含半导体基材202、半导体鳍片210a、半导体鳍片210b、n型栅极结构200a和p型栅极结构200b。半导体鳍片210a和半导体鳍片210b是设置于半导体基材202上，并被一隔离结构204所分开。在一些实施例中，隔离结构204是一浅沟渠隔离(STI)。半导体基材202定义为任何含有半导体材料的结构，包含但不受限于，主体硅、半导体晶圆或硅锗基材。其他半导体材料包含III族、IV族和V族元素都可以被使用。半导体鳍片210a和210b从半导体基材202中突出。栅极间隙壁222a是形成在n型栅极结构200a的侧壁上，而栅极间隙壁222b是形成在p型栅极结构200b的侧壁上。栅极间隙壁222a和栅极间隙壁222b包含有氧化硅、氮化硅、氮氧化硅或其他介电材料。源极/漏极部分212a和214a是设置在半导体鳍片210a上，并相邻于栅极间隙壁222a的两侧，因而源极/漏极部分212b和214b和n型栅极结构200a一起形成一NMOS FinFET装置。源极/漏极部分212b和214b是设置在半导体鳍片210b上，并相邻于栅极间隙壁222b的两侧，因而源极/漏极部分212b和214b和p型栅极结构200b一起形成一PMOS FinFET装置。在一些实例中，源极/漏极部分212a和214a包含有SiP，且源极/漏极部分212b和214b包含有SiGe。

在一些实施例中，蚀刻中止层220是设置在栅极间隙壁222a、源极/漏极部分212a和214a、隔离结构204、栅极间隙壁222b和源极/漏极部分212b和214b上。内层介电层270是设置在蚀刻中止层220之上。内层介电层270包含氧化硅、磷硅玻璃、硼磷硅玻璃和其类似物。

n型栅极结构200a包含被栅极间隙壁222a所包围的初始层230a，而p型栅极结构200b包含被栅极间隙壁222b所包围的初始层230b。每一个n型栅极结构200a和p型栅极结构200b都包含有初始层230a、高介电常数介电层240、TiN层242、TaN层244、TiN层246、TiAl层248、TiN层250和金属填充层260。初始层230a是设置在半导体鳍片210a上，而初始层230b是设置在半导体鳍片210b上，每一个初始层230a和初始层230b都包含有氧化硅层。高介电常数介电层240可具有介于约10埃到约20埃之间的厚度。在一些实施例中，高介电常数介电层240含有高介电材料例如：HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其组合。

TiN层242是在高介电常数介电层240上，并可具有介于约10埃到约30埃之间的厚度。TaN层244是在TiN层上，并可具有介于约10埃到约30埃之间的厚度。TiN层246是在TaN层244上，并可具有介于约5埃到约20埃之间的厚度。TiN层242和TaN层244是用来防止杂质进入其下方的材料层。在一些实施例中，只有TiN层242和TaN层244其中一或多者被设置在高介电常数介电层240上。需注意的是，TiN层242和TaN层244的顺序可被变动而不会影响到他们的目的。

TiAl层248是在TiN层246和高介电常数介电层240上，并可具有介于约30埃到约100埃之间的厚度。阻挡金属层250是在TiAl层248上，以保护其下方的材料层，阻挡金属层250可具有介于约10埃到约30埃之间的厚度。金属填充层260填充沟渠(未标示)，且其周边被阻挡金属层250所包围，而金属填充层260可具有介于约1000埃到约5000埃之间的厚度。金属填充层260是配置以提供电流传输。在一些实施例中，金属填充层260可由钨、铜或其他适合的材料，及/或其组合所形成。对图2A所示的金属填充层260进行化学机械研磨(Chemical Mechanical Polishing；CMP)，直到栅极间隙壁222a和222b暴露出为止，如图2B所示。因此，NMOS FinFET装置(源极/漏极部分212a和214a以及n型栅极结构200a)和PMOS FinFET装置(源极/漏极部分212b和214b以及p型栅极结构200b)可被同时形成，借以简化制造过程。

被栅极间隙壁222a所包围的TiAl层248是一n型功函数金属层，其中n型功函数金属层的二表面分别邻接TiN层246和阻挡金属层250。从EDS扫瞄线的结果得知，Ti对Al的原子比实质介于1至3之间，且n型功函数金属层的二表面含有实质上低于10原子百分比(at％)的氧浓度，而接近或在n型功函数金属层的二表面上的铝原子浓度高于n型功函数金属层的其他部分的铝原子浓度，也就是说，接近或在该n型功函数金属层的二表面上有较多的铝分离。被栅极间隙壁222b所包围的TiN层246是一p型功函数金属层，其中Ti对N的原子比实质介于1:0.9至1:1.1，且p型功函数金属层含有实质上低于10原子百分比(at％)的氧浓度。根据以上的EDS特征，可提供具有优良性质的功函数金属层。

请参照图3A到图3G，图3A到图3G为根据本发明中的一些实施例制造半导体装置的中间阶段的剖面示意图。

如图3A所示，提供半导体基材302，并使用微影技术图案化和蚀刻半导体基材302，以形成被隔离结构304所分开的半导体鳍片310a和半导体鳍片310b。半导体基材310被定义为含有半导体材料的任何结构，包含但不受限，主体硅、半导体晶圆或硅锗基材。其他半导体材料包含III族、IV族和V族元素都可被使用。在一些实施例中，沉积一光阻材料层(未绘示)在半导体基材310上，并根据所需图案照射(曝光)光阻材料层，光阻材料层被显影以移除部分的光阻材料。剩余的光阻材料保护其下方的材料免于被后续的制程操作所损害，例如：蚀刻。应注意的是，亦可使用其他光罩(如氧化物或氮化硅光罩)于蚀刻制程中。在其他实施例中，可以磊晶成长出半导体鳍片310a和半导体鳍片310b。举例来说，可使用下层材料的曝光部分(例如半导体基材210的曝光部分)于磊晶制程中，以形成半导体鳍片310a和半导体鳍片310b。可使用光罩来控制磊晶制程中的半导体鳍片310a和半导体鳍片310b的形状。

形成多晶硅栅极380a在半导体鳍片310a上，并形成多晶硅栅极380b在半导体鳍片310b上。形成栅极间隙壁322a在多晶硅栅极380a的侧壁上，并形成栅极间隙壁322b在多晶硅栅极380b的侧壁上。栅极间隙壁322a和栅极间隙壁322b可包含氧化硅、氮化硅、氮氧化硅，或其他介电材料。形成源极/漏极部分312a和314a在相邻于栅极间隙壁322a的两侧的半导体鳍片310a上。形成源极/漏极部分312b和314b在相邻于栅极间隙壁322b的两侧的半导体鳍片310b上。在一些实例中，源极/漏极部分312a和314a包含有SiP，而源极/漏极部分312b和314b包含有SiGe。在一些实施例中，形成一蚀刻中止层320在栅极间隙壁322a、源极/漏极部分312a和314a、隔离结构304、栅极间隙壁322b，及源极/漏极部分312b和314b上。形成一内层介电层370在蚀刻中止层320上。ILD层370包含氧化硅、磷硅玻璃、硼磷硅玻璃等。

然后，如图3B所示，使用例如湿式或干式蚀刻来移除部分的ILD层370，以暴露出蚀刻中止层320。接着，如图3C所示，使用例如湿式或干式蚀刻来移除蚀刻中止层320和多晶硅栅极380a和380b。然后，如图3D所示，形成初始层330a在半导体鳍片310a上，并形成初始层330b在半导体鳍片310b上。在一些实例中，每一个初始层330a和初始层330b都含有氧化硅层，其可使用化学气相沉积(CVD)、热氧化(thermal oxidation)、臭氧氧化(ozone oxidation)，或其他制程来形成。

然后，如图3E所示，使用原子层沉积(ALD)或其他适合技术来形成高介电常数介电层340在初始层330a和330b上。高介电常数介电层340可具有介于约10埃到约20埃之间的厚度。在一些实施例中，高介电常数介电层340包含有高介电材料例如：HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其组合。

使用ALD或其他适合技术来形成TiN层342在高介电常数介电层340上，TiN层342可具有介于约10埃到约30埃之间的厚度。使用ALD或其他适合技术来形成TaN层344在TiN层342，TaN层344可具有介于约10埃到约30埃之间的厚度。使用ALD或其他适合技术来形成TiN层346在TaN层344上，TiN层346可具有介于约5埃到约20埃之间的厚度。TiN层342和TaN层344是用来防止杂质进入其下方的材料层。在一些实施例中，只形成TiN层342和TaN层344其中一或多者在高介电常数介电层340上。需注意的是，TiN层342和TaN层344的顺序可被变动而不会影响其目的。使用ALD或其他适合技术来形成TiAl层348在TiN层346和高介电常数介电层340上，TiAl层348可具有介于约30埃到约100埃之间的厚度。使用ALD或其他适合技术来形成阻挡金属层350在TiAl层348上，以保护其下方的材料层，阻挡金属层350可具有介于约10埃到约30埃之间的厚度。

然后，如图3F所示，使用CVD、ALD或其他适合技术来填充金属填充层360至其周边被阻挡金属层350所包围的沟渠中(未标示)。金属填充层360是配置以提供电流传输。在一些实施例中，金属填充层360可由钨、铜或其他适合的材料，及/或其组合所形成。

然后，如图3G所示，对金属填充层360进行化学机械研磨，直到暴露出栅极间隙壁322a和322b为止。金属填充层360可具有介于约1000埃到约5000埃之间的厚度。因此，可以同时形成NMOS FinFET装置(源极/漏极部分312a和314a以及被栅极间隙壁322a所包围的n型栅极结构)和PMOS FinFET装置(源极/漏极部分312b和314b以及被栅极间隙壁所包围的p型栅极结构)，借以简化制造流程。

被栅极间隙壁322a所包围的TiAl层348是一n型功函数金属层，其中n型功函数金属层的二表面分别邻接于TiN层346和阻挡金属层350。从EDS扫瞄线的结果得知，Ti对Al的原子比实质介于1至3之间，且n型功函数金属层的二表面含有实质上低于10原子百分比(at％)的氧浓度，而接近或在TiAl层348的二表面上的铝原子浓度高于TiAl层348的其他部分的铝原子浓度，即接近或在TiAl层348二表面上有较多的铝分离。被栅极间隙壁322b所包围的TiN层346是一p型功函数金属层，其中Ti对N的原子比实质介于1:0.9至1:1.1之间，且p型功函数金属层含有的氧浓度实质低于10原子百分比(at％)。根据以上的EDS特征，本发明实施例所提供的功函数金属层具有优良的性质。

请参照图4和图3G，图4是根据本发明的一些实施例制造半导体装置的方法流程图。此方法从操作400开始，其中半导体鳍片310a(第一半导体鳍片)和半导体鳍片310b(第二半导体鳍片)被形成在半导体基材302上，且被隔离结构304所分开。在操作410中，初始层330a(第一初始层)被栅极间隙壁322a(第一栅极间隙壁)所包围，并被形成在半导体鳍片310a上，而初始层330b(第二初始层)被栅极间隙壁322b(第二栅极间隙壁)所包围，并被形成在半导体鳍片310b上。在操作420中，形成高介电常数介电层340在初始层330a和330b上。在操作430中，形成TiN层342(第一TiN层)在高介电常数介电层320上。在操作440中，形成TaN层344在TiN层342上。在操作450中，形成TiN层346(第二TiN层)在TaN层344上。在操作460中，TiAl层348在TiN层346上。在操作470中，形成TiN层350(第三TiN层)在TiAl层348上。在操作480中，形成周边包围有TiN层350的金属填充层360。被栅极间隙壁322a所包围的TiAl层348做为n型功函数金属层，其中Ti对Al的原子比实质介于1至3之间，且n型功函数金属层的二表面含有实质上低于10原子百分比(at％)的氧浓度，而接近或在TiAl层348的二表面上的铝原子浓度高于TiAl层348的其他部分的铝原子浓度，即接近或在TiAl层348二表面上有较多的铝分离。被栅极间隙壁322b所包围的TiN层346做为一p型功函数金属层，其中Ti对N的原子比实质介于1:0.9至1:1.1之间，且p型功函数金属层含有实质上低于10原子百分比(at％)的氧浓度。

根据一些实施例，一个半导体装置包含有半导体基材；在半导体基材上的第一半导体鳍片；设置在第一半导体鳍片上的n型栅极结构；设置在n型功函数金属层上的阻挡金属层；以及周边包围有阻挡金属层的第一金属填充层。阻挡金属层包含TiN。n型栅极结构包含设置在第一半导体鳍片上的第一初始层；设置在第一初始层上且被第一栅极间隙壁所包围的第一高介电常数介电层；以及设置在第一高介电常数介电层上的n型功函数金属层。n型功函数金属层含有TiAl合金，其中Ti对Al的原子比实质介于1至3之间。

根据又一些实施例，一个半导体装置含有半导体基材；在半导体基材上的第一半导体鳍片和第二半导体鳍片；n型栅极结构；p型栅极结构。第一半导体鳍片和第二半导体鳍片被隔离结构所分开。n型栅极结构包含有设置在第一半导体鳍片上且被第一栅极间隙壁所包围的第一初始层，且p型栅极结构包含有设置在第一初始层及第二初始层上的高介电常数介电层；设置在高介电常数介电层上的第一TiN层；设置在第一TiN层上的TaN层；设置在TaN层上的第二TiN层；设置在第二TiN层上的TiAl层；设置在TiAl层上的第三TiN层；以及周边包围有第三TiN层的金属填充层。被第一栅极间隙壁所包围的TiAl层是做为n型功函数金属层，其Ti对Al的原子比实质介于1至3之间。被第二栅极间隙壁所包围的第二TiN层是做为p型功函数金属层，其Ti对N的原子比实质介于1:0.9至1:1.1之间。

根据一些实施例，包含形成第一半导体鳍片和第二半导体鳍片在半导体基材上的一种方法，其中第一半导体鳍片和第二半导体鳍片被隔离结构分开。第一初始层被第一栅极间隙壁所包围且形成在第一半导体鳍片上，而第二初始层被第二栅极间隙壁所包围且形成在第二半导体鳍片上。高介电常数介电层形成在第一初始层和第二初始层上。第一TiN层形成在高介电常数介电层上。TaN层形成在第一TiN层上。第二TiN层形成在TaN层上。TiAl层形成在第二TIN层上。第三TiN层形成在TiAl层上。金属填充层的周围被第三TiN层所包围。被第一栅极间隙壁所包围的TiAl层做为n型功函数金属层，其Ti对Al的原子比实质介于1至3。被第二栅极间隙壁所包围的第二TiN层做为p型功函数金属层，其Ti对N的原子比实质介于1:0.9至1:1.1之间。

前述概述了许多实施例的特征，使在此技术领域具有通常知识者更容易理解本发明的实施方式。在此技术领域具有通常知识者应可以理解，他们可以以本发明做为基础设计或修饰其他制程和结构，以达到和在这些实施例中相同的目的及/或实现相同的优点。在此技术领域具有通常知识者也应理解，此类相等的架构并不偏离本发明的精神和范围，而他们也许可以做出各式的改变、取代和变化而并没有偏离本发明的精神和范围。