专利名称：半导体器件的升压电路的制作方法
技术领域：
本发明涉及一种用于提升由电源提供的电压的升压电路，更具体地讲是涉及一种用于产生多个电源电压的升压电路，该升压电路被设置在(例如)半导体非易失性存储器中。
背景技术：
通常，在半导体非易失性存储器中，例如在电可擦除和可编程只读存储器(EEPROM)中，当一个信号被写入或者从中擦除时，为了满足对于比电源电压高的电压的需要，采用了一个具有串联连接的多个升压单元的升压电路。
这种升压电路被描述于日本专利公报No.7-111095中。在此相关参考技术中，如图16所示，一个升压电路由在P型衬底上形成的多个N型晶体管构成。图1中所示的升压电路是一个两相(位)时钟型升压电路。实际上，此升压电路包括电容器Cp(QQ1-QQ3)和转移(transfer)晶体管M(M0-M3)。一个时钟信号#1以及它的一个倒相时钟信号#3被供给电容器QQ1-QQ3的第一端子，以驱动转移晶体管M0-M3。转移晶体管M0、M1、M2、M3、……和Mn串联连接。每个升压电容器Cp的阳极连接至晶体管M0、M1、M2、M3、……和Mn之间的一个扩散层。一个时钟信号被供给每个升压电容器的阴极。
另外，一个时钟信号是作为图17所示的时钟信号#1和时钟信号#3的两相位的组合被供给的。转移晶体管M0、M1、……和Mn为MOS晶体管。在转移晶体管M0、M1、……和Mn的每一个中，漏极和栅极连接。每个MOS晶体管D1、D2、D3、……和Dn的源极连接至升压电容器Cp的阳极连接点P1、P2、……和Pn中的每一个上，这些MOS晶体管D1、D2、D3、……和Dn的漏极和栅极连接至电源VDD上。
在此升压电路中，对应于时钟信号#1和#3，处于当前级的一个升压单元的电压被加至处于前一级的升压单元的电压上。采用处于第n级的升压单元，就可获得要求的电压。因此，为了得到所要求的提升电压，需要多个升压单元和多个时钟。于是，升压时间变长。
作为另一种相关参考技术，一种非易失性半导体存储器被公开于日本专利公报No.5-325578中。此相关参考技术是一种如图5所示的升压电路。此升压电路采用四相时钟信号#1-#4驱动，这些时钟信号是有一个环形振荡器产生的。此升压电路包括D型n沟道MOS晶体管QD1-QD3和E型n沟道MOS晶体管MJ0-MJ3。D型n沟道MOS晶体管QD1-QD3被用作电容器。E型n沟道MOS晶体管MJ0-MJ3被用作传输门(transfer gate)。此升压电路还包括D型n沟道MOS晶体管QD5-QD8和E型n沟道MOS晶体管NJ0-NJ3，以防止因为电压对应于阈值电压导致传输门MJ0-MJ3的栅极电压降低。D型n沟道MOS晶体管QD5-QD8被用作电容器。E型n沟道MOS晶体管NJ0-NJ3被用作传输门。
当时钟信号#1为“高”时(在图5中，表示一个端子)，电源电压Vcc的电荷被充至电容器QD1和QD3上。此外，当时钟信号#1为“高”时，电容器QD1和QD3中所充的电荷的一部分分别通过传输门NJ1和NJ3被转移并充至电容器QD6和QD8上。因此，传输门MJ1和MJ3的栅极电压升高。在这种状态下，当时钟信号#3变为“低”和时钟信号#2变为“高”时，电容器QD1和QD3中所充的电荷分别通过传输门MJ1和MJ3被转移并充至QD2和QD4上。这种操作重复进行，由此得到一个提升的电压Vpp，它是电源电压Vcc被提升而形成的。
预定的电压(Vcc-VTD)(这里VTD表示MOSD1-MOSD3的阈值)被预先施加至各节点上。因此，在升压操作开始时，在电压变成(Vcc-VTD)之前，不必对升压电路进行充电。当电源电压Vcc降低时，升压电路的升压能力有降低的趋势。但是，当驱动信号#1-#4的频率变高时，这种趋势可以消除。此升压电路使得转移晶体管的最终输出电压Vout从电源电压Vcc提升至一个高的电压Vpp。
图16中所示的转移晶体管是在图18所示的一个p型衬底上形成的n型MOS晶体管。在前一级中的一个升压单元的输出PDn连接至一个漏极扩散层N+上。此外，一个电容器QQ1(QQ3/QQ2)连接至n型MOS晶体管的栅极。将来自n型MOS晶体管的源极的输出PDn+1供给下一级的一个转移晶体管。
作为另一相关参考技术，图19中所示的升压电路是已经知道的。在图19所示的升压电路中，多个充电泵(charge pump)并联设置，并且其输出端子共同连接，以提高升压电路的升压速度和电流供给能力。由于这些充电泵并联连接并且得到输出电压Vout，故输出电流可以加倍，并且由此电流供给能力可以提高。
一个开关设置在一个充电泵的输出和另一个充电泵的输入/输出之间，以便根据一个信号电压改变串联和并联连接的转移晶体管的数目。在日本专利公报No.7-111095中公开的升压电路包括多个升压单元和一个连接开关电路。升压单元提升输入电压并提供提升的电压。连接开关电路选择升压单元的连接状态。连接开关电路改变串联连接的升压单元的数目和并联连接的升压单元的数目。
但是，在常规的升压电路中，随着提升的电压变高，反向栅(极)偏(压)(back-gate bias)特性的影响变大。因此，升压效率降低。
另一方面，当升压速度提高时，布局面积(layout area)变大。
下面将描述常规升压电路的这些问题。在图16所示的相关参考技术中，转移晶体管M0、M1、M2、M3、……Mn的阈值由VTM0、VTM1、VTM2、VTM3、……VTMn表示。对于其漏极和栅极连接的MOS晶体管(D1-Dn+1)的阈值VTD，降低电源电压Vcc的电压(Vcc-VTD)被施加至转移晶体管M的节点P上。施加至每一节点上的电压由Vclk表示，它对应于供给每一电容器Cp的时钟信号clk。
在升压操作中，最大电压(Vcc-VTD+Vclk)施加至节点P1上。最大电压(Vcc-VTD+Vclk-VTM1+Vclk)施加至节点P2上。最大电压(Vcc-VTD+Vclk-VTM1+Vclk-VTM2+Vclk)施加至节点P3上。最后的转移晶体管Mn的源极电压Vout被提升至最大电压(Vcc-VTD+Vclk×n-(VTMl+VTM2+VTM3+……+VTMn))。
对应于通过电容器QD的一个时钟信号，施加至转移晶体管M的漏极上的电压幅度的最大值Vclk由下式表示Vclk＝(Cp/(Cp+Cj))×Vcc(其中Cj为晶体管的扩散层和半导体衬底之间的电容)但是，在升压电路工作之后，节点P1、P2、P3、……和Pn处的电压升高。因此，在每个转移晶体管M的源极和半导体衬底之间存在一个电位。由于反向栅极特性，转移晶体管M的阈值与其电压成比例。相应地，最后的转移晶体管Mn的阈值VTMn如下式所表示的VTMn Vclk换句话说，提升的电压具有一个上限。此外，在最后输出一侧，电流供给能力降低，并且由此升压效率降低。即，升压速度降低。图17显示出图16所示的升压电路的时钟信号#1和#3的波形以及由时钟信号#1和#3驱动的输出电压Vout的波形。
图20显示出升压电路的电流供给能力。在图20中，水平轴表示升压电路的输出电压Vout，垂直轴表示升压电路的输出电流Iout。在图20中，级数表示升压单元的级数。在这种情况下，级数表示升压电容器Cp的数目。正如图20中清楚显示出的，随着级数变大，升压电路的电流供给能力降低，因此提升的电压受到限制。
下面将描述升压速度增大的情况。
为了提高升压速度，电流供给能力应当提高。为此，必需增加并联连接的充电泵的数目。在图21中，水平轴表示升压电路的输出电压Vout，垂直轴表示从升压电路获得的电流Iout。图21示出了一个充电泵和两个并联连接的充电泵的特性。因此，为了提高充电速度，布局面积变大。这个趋势与升压电路的电流供给能力成反比。
在日本专利公报No.7-111095中公开的升压电路中，一个开关设置在充电泵的部分输出和其它输出电路的输入/输出之间。当串联连接的转移晶体管的数目和并联连接的充电泵的数目变化时，控制此开关的电路变得复杂。此外，布局面积变大。
在日本专利公报No.8-103070、9-266281和9-331671中，公开了多种升压电路。但是，在这些相关参考技术中，没有考虑反向栅偏置特性。
发明内容
本发明的一个目的是要提高升压电路的电流供给能力，提高升压效率，并且适当地增大升压速度。
本发明提供了一种升压电路，具有至少三个充电泵，每个充电泵具有至少一个用于提升电压的升压单元，其特征在于一个晶体管是按照下述结构设置的第一充电泵的输出端子连接至该晶体管的漏极，第二充电泵的输入端子连接至该晶体管的源极，第三充电泵的输出端子连接至该晶体管的栅极，第一充电泵的输出端子连接至第二充电泵的输出端子。
优选地，在所述升压电路中，将第一充电泵的输出端子、第二充电泵的输出端子和第三充电泵的输出端子连接起来。
根据本发明，施加至被充电的转移晶体管的反向栅极的电压和其源极之间的电位最大为一个pn型二极管的阈值电压(例如0.6V)。因此，与相关参考技术相比，反向栅偏置特性的影响减弱了。
在升压电路的升压工作开始时，由于输出电压低，故串联连接的转移晶体管的数目少。代之以串联连接的转移晶体管的数目多。因此，升压速度增大。在升压电路的升压工作结束时，由于输出电压变高，串联连接的转移晶体管的数目变少。因此，可以获得要求的高电压。
此外，由于不需要控制开关的电路，布局面积不会显著增大。
借助于对附图中显示的最佳实施例所做的以下详细描述，本发明的这些和其它目的、特征和优点将变得更为清楚。
图1是根据本发明的第一实施例的电路图；图2是一个剖视图，用于显示根据本发明的第一实施例的半导体衬底；图3是根据本发明的第一实施例的时序图；图4是显示根据本发明的第一实施例的特性的曲线图；图5是根据本发明的第二实施例的电路图；图6是一个剖视图，用于显示根据本发明的第二实施例的半导体衬底；图7是根据本发明的第二实施例的时序图；图8是根据本发明的第三实施例的概念性方框图；图9是根据本发明的第三实施例的电路图；图10是显示根据本发明的第三实施例的特性的曲线图；图11是根据本发明的第四实施例的概念性方框图；图12是根据本发明的第四实施例的电路图；图13是根据本发明的第四实施例的概念性方框图；图14是根据本发明的第四实施例的电路图；图15是显示根据本发明的第四实施例的特性的曲线图；图16是根据相关参考技术的电路图；图17是根据相关参考技术的时序图；图18是一个剖视图，用于显示根据相关参考技术的半导体衬底；图19是根据相关参考技术的概念性方框图；图20是显示根据相关参考技术的特性的曲线图；以及图21是显示根据相关参考技术的特性的曲线图。
具体实施例方式
下面将参照附图描述本发明的实施例。
本发明的一个特征是，转移晶体管形成在三重阱(triple-well)上。辅助转移晶体管连接至每个转移晶体管的漏极(在最后输出的相对一侧)。图2是一个剖视图，它示出了在三重阱上形成的晶体管的结构。一个N型阱区形成在一个P型半导体衬底上。一个P型阱形成在N型阱上。一个N型MOS晶体管形成在一个P型阱上。当晶体管的漏极、P型阱和N型阱共同连接时，可以形成一个N型晶体管，其中辅助转移晶体管连接至转移晶体管的漏极。对于每个转移晶体管，N型阱是采用例如LOCOS分离的。
(第一实施例)图1示出了本发明的第一实施例的结构。第一实施例的电路结构与图18中所示的相关参考技术的电路结构是相同的。
在图1中，升压单元包括转移晶体管MD0-MD3、电容器C11-C13和MOS晶体管D1-D3。将每个转移晶体管的输入端子、漏极和栅极连接起来。每个转移晶体管的源极是输出端子。每个电容器的第一端子连接至每个转移晶体管的源极。一个时钟信号被供给每个电容器的第二端子。将每个MOS晶体管的漏极、栅极和电源连接起来。每个MOS晶体管的源极连接至每个转移晶体管的源极。多个升压单元是串联连接的。一个电源Vcc被供给第一级中的升压单元的输入端子。
升压单元的转移晶体管MD0-MD3中的每一个均由图2中所示的一个三重阱半导体构成。此三重阱半导体包括N型的第一阱110和P型的第二阱120。N型的第一阱110形成在一个P型的半导体衬底100上。P型的第二阱120形成在N型的第一阱110上。转移晶体管MD0-MD3中的每一个的半导体衬底100均连接至一个参考电压。将前一级中的升压单元的输出端子PDn、第一阱110中的N+扩散层111、第二阱120中的P+扩散层121、第二阱120中的N+扩散层122、电容器C1的第一端子以及每个转移晶体管MD0-MD3的栅极连接起来。第一阱110的导电类型与N+扩散层111的导电类型是相同的。第二阱120的导电类型与P+扩散层121的导电类型是相同的。第二阱120的导电类型不同于N+扩散层122的导电类型。第二阱120中的N+扩散层123是此升压单元的输出端子PDn+1。
一个同相时钟信号#1和一个倒相时钟信号#3被供给升压单元的电容器C11-C13。如图3所示，输出电压Vout由每个升压单元升压。
在这个例子中，转移晶体管MD0、MD1、MD2、MD3、…和MDn的阈值分别由VTMD0、VTMD1、对应于阈值VTD的电压的VTMD2、VTMD3、…和VTMDn表示。电源电压降低了的电压(Vcc-VTD)施加至转移晶体管MD的节点。最大电压(Vcc-VTD+Vclk)施加至节点PD1。最大电压(Vcc-VTD+Vclk-VTMD1+Vclk)施加至节点PD2。最大电压(Vcc-VTD+Vclk-VTMD1+Vclk-VTMD2+Vclk)施加至节点PD3。最后的转移晶体管Mn的源极电压(Vout)的最大电压由下式表示Vout＝Vcc-VTD+Vclk×n-(VTMD1+VTMD2+VTMD3+…+VTMDn)其中Vclk为施加至每个节点PD的电压，它对应于供给每个电容器C的一个时钟信号clk#；n为转移晶体管的级数。
在这个例子中，施加至与此时钟信号相对应的转移晶体管的漏极的电压幅度的最大电压Vclk按下式被提升Vclk＝(Cp/(Cp+Cj))×Vcc其中Cj为晶体管之间的扩散层的电容。
在升压电路工作后，节点P1、P2、P3、…和Pn的电压升高。但是，辅助转移晶体管的电压与相关转移晶体管的源极之间的电位至多为一个pn二极管的阈值VTMD(例如0.6V)。因此，反向栅偏置特性的影响是小的。最后的转移晶体管Mn的源极电压(Vout)被提升至Vout＝Vcc-VTD+Vclk×n-VTMD×n如图3所示，对应于时钟信号#1和#3，输出电压Vout与升压单元的数目成比例地急剧升高。
因此，在最后输出侧，每个转移晶体管的电流供给能力不会降低。此外，升压效率提高了，升压速度增大。
图4是显示升压电路的电流供给能力的曲线图。在图4中，水平轴表示输出电压Vout，垂直轴表示输出电流Iout。随着升压单元的级数的增加，输出电流线性地增大。换句话说，图4显示出功率具有线性特性。另外，即使级数增加，电流供给能力也不会降低，并且提升的电压也不受限制。
(第二实施例)下面将描述本发明的第二实施例。在图5所示的一个四相时钟升压电路中，电流供给能力、升压效率和升压速度优于图1中所示的两相型时钟升压电路的相应特性。
图5中所示的升压电路的电路结构与图1中所示的电路结构基本相同。即，转移晶体管MJn和转移晶体管NJn为三重阱晶体管。每个转移晶体管MJn和NJn的漏极连接至一个相关的辅助转移晶体管。
图6是一个剖视图，它示出了图5中所示的每个升压单元的结构的一个实际例子。如图6所示，每个升压单元包括一个三重阱半导体器件。每个转移晶体管MJn包括一个N型的第一阱210和一个P型的第二阱220。N型的第一阱210形成在一个P型的半导体衬底200上。P型的第二阱220形成在N型的第一阱210上。每个转移晶体管NJn包括一个N型的第一阱310和一个P型的第二阱320。N型的第一阱310形成在一个P型的半导体衬底300上。P型的第二阱320形成在N型的第一阱310上。
P型半导体衬底200和300均连接至一个参考电压。将第一阱210和310中的N+扩散层211和311、第二阱220和320中的P+扩散层221和321、第二阱220和320中的N+扩散层(漏极)以及电容器QD1和QD2的第一端子直接连接起来。第一阱210和310的导电类型与N+扩散层211和311的导电类型是相同的。第二阱220和320的导电类型与P+扩散层221和321的导电类型是相同的。第二阱220和320的导电类型不同于N+扩散层(漏极)222和322的导电类型。
将转移晶体管NJ0-NJ3的N+扩散层(源极)323、转移晶体管MJ0-MJ3的栅极224以及电容器QD5和QD6的第一端子直接连接起来。转移晶体管NJ0-NJ3的栅极324与转移晶体管MJ0-MJ3的N+扩散层(源极)223连接。第二阱220的一个扩散层223是升压单元的一个输出端子。
同相时钟信号#1和倒相时钟信号#3交替地供给升压单元的电容器QD1、QD2和QD3。同样，同相时钟信号#2和倒相时钟信号#4交替地供给升压单元的电容器QD5、QD6和QD7。如图7所示，输出电压Vout是由每个升压单元提升的。时钟信号#1-#4按图7中所示的时序供给。因此，可以有效地获得输出电压。
采用图5所示的电路结构和三重阱转移晶体管，如图7中的时序图所示，输出电压Vout可以相应于时钟信号#1-#4被准确地提升，不会饱和。
如上所述，图5中所示的升压电路是一个四相时钟型升压电路。正如图1中所示的升压电路一样，每个转移晶体管形成在一个三重阱上。每个转移晶体管的漏极连接至一个相关的辅助转移晶体管。
(第三实施例)下面参照图8描述本发明的第三实施例。图8是一个概念性方框图，它示出了根据本发明的第三实施例的结构。在图8中，一个升压电路包括一个充电泵3、一个充电泵4、一个MOS晶体管MN1和一个输出端子。充电泵3是由三重阱转移晶体管构成的。同样，充电泵4也是由三重阱转移晶体管构成的。MOS晶体管MN1的漏极连接至充电泵3的最后一级。MOS晶体管MN1的源极连接至充电泵4的第一级。MOS晶体管MN1的栅极连接至输出端子。充电泵3和充电泵4的输出电压是从输出端子获得的。
概念性地讲，在升压工作开始时，充电泵3和4输出被提升的电压Vout。当电压Vout变成MOS晶体管MN1的阈值时，MOS晶体管MN1开始工作。因此，充电泵4的输出电压逐渐升高。结果，可以获得一个高提升的电压。当MOS晶体管MN1导通时，充电泵3和4被连接，如同它们串联连接。因此，可以获得所要求的高电压。
图9是一个电路图，它示出了根据本发明的第三实施例的升压电路的实际结构。在图9中，充电泵3包括一个电源Vcc、转移晶体管MJ0-MJ3、辅助转移晶体管NJ0-NJ3、MOS晶体管D1-D4、电容器C11-C14以及电容器C21-C24。转移晶体管MJ4的源极连接至一个输出端子。同样，充电泵4包括一个电源Vcc、转移晶体管MK0-MK3、辅助转移晶体管NK0-NK3、MOS晶体管D1-D4、电容器C16-C19以及电容器C26-C29。转移晶体管MK4的源极连接至一个输出端子P1。在这个例子中，转移晶体管MK0-MK3和辅助转移晶体管NK0-NK3中的每一个均由一个N型的晶体管构成，其中在三重阱上的一个输入侧漏极扩散层、一个P阱和一个N阱是共同连接的。此外，供给图7中所示的四相时钟信号。因此，得到一个四相时钟型升压电路。
另外，在充电泵3的输出侧上的转移晶体管MJ4的漏极节点PJ4和在充电泵4的输入侧上的转移晶体管MK0的漏极节点PK0通过N型晶体管MN1连接。
但是，供给连接至节点PJ4的升压电容器C14的时钟信号#3的相位不同于供给连接至转移晶体管MK0的源极的升压电容器C16的时钟信号#1的相位，其相位差为180°，转移晶体管MK0的漏极连接至节点PK0。N型晶体管MN1的栅极连接至输出端子P1，此端子输出充电泵3和4的输出电压Vout。
(第三实施例的工作原理)下面描述第三实施例的工作原理。由于Vout的低电压和反偏置特性，在升压工作开始时，MOS晶体管MN1截止。此时，两个并联连接的充电泵(四级升压单元×2)的电荷被提供作为最后的输出电压Vout。
在升压工作的中间，由于输出端子P1处的电压Vout升高，晶体管MN1导通。但是，由于栅极电压不够高，晶体管MN1的电荷转移能力是低的。换句话说，充电泵4处于过渡状态，其中并联状态转变为串联状态(八级升压单元×1)。因此，升压电路的电流供给能力处于(四级升压单元×2)的电流供给能力和(八级升压单元×1)的电流供给能力的中间。
在升压工作的最后，电压Vout升高，晶体管MN1的栅极电压升高，并且电荷转移能力提高。因此，充电泵4的升压单元完全串联连接。相应地，充电泵4按(八级升压单元×1)工作。
图10是一个曲线图，它示出了电压Vout与电流供给能力Iout的关系。在升压工作的前半部分，当输出电压Vout从低电压升至中等电压时，电流供给能力优于常规的电流供给能力。在升压工作的后半部分，当输出电压Vout从中等电压升至高电压时，电流供给能力与常规的电流供给能力相同。因此，输出电压Vout被提升至所要求的电压。
在升压工作的前半部分，升压速度可以增大。在升压工作的后半部分，输出电压Vout可以被自动地提升至要求的电压。
此外，由于所提升的电压Vout直接施加至晶体管MN1的栅极，不需要采用开关的控制电路，故布局面积不会明显增大。
(第四实施例)图11是一个概念性方框图，它示出了根据本发明的第四实施例的升压电路的结构。在图11中，升压电路包括充电泵3、4和5、一个MOS晶体管MN1以及一个输出端子。充电泵3、4和5的升压单元为三重阱转移晶体管。MOS晶体管MN1的漏极连接至充电泵3的最后一级。MOS晶体管MN1的源极连接至充电泵4的第一级。MOS晶体管MN1的栅极连接至充电泵5的一个输出端子P2。充电泵3和4的输出电压Vout从输出端子获得。
概念性地讲，在升压工作开始时，充电泵3和4独立地提升电压，并且获得输出电压Vout2。当充电泵5的输出电压变成MOS晶体管MN1的阈值时，MOS晶体管MN1开始工作。因此，充电泵4的输出电压逐渐升高。结果，可以获得高提升的电压。当MOS晶体管MN1导通时，充电泵3和4连接，如同它们并联连接一样。因此，可以从输出端子P1获得所要求的高压作为输出电压Vout2。此外，可以获得充电泵5的输出电压Vout1。
图12是一个电路图，它示出了根据本发明的第四实施例的升压电路的实际结构。在图12中，充电泵5是作为一个方框画出的。在此第四实施例中，正如图9中所示的结构一样，采用了一个四相时钟型升压电路。在此四相时钟型升压电路中，采用了N型晶体管，其中在一个三重阱上的一个输入侧漏极扩散层、一个P阱和一个N阱共同连接。图12中所示的升压电路的结构不同于图1中所示的结构，其区别在于一个输出电压(Vout1)被施加至N型晶体管(MN1)的栅极，此输出电压来自于另一充电泵5，而不是来自充电泵3和4。
(第四实施例的工作原理)第四实施例的基本工作原理与第三实施例相同。为简单起见，将省略重复性的说明。在此第四实施例中，除了第三实施例的效果之外，由于充电泵5的输出电压被施加至N型晶体管的栅极，充电泵4从并联状态(四级升压单元×2)到串联状态(八级升压单元×1)的过渡状态可以得到控制。此外，当充电泵5的结构与充电泵3和4的结构相同时，即使充电泵3和4中的一个失效，它也可以容易地被替换。另外，由于可以获得两个提升的电压Vout1和Vout2，改善了控制半导体器件的自由度。
作为第四实施例的一种变型，当充电泵3、4和5的输出电压Vout1和Vout2如图13中所示共同连接时，布局面积与相关参考技术中是相同的。但是，如图14中所示，由于充电泵是按照四级升压单元×3连接的，电流供给能力优于相关参考技术。因此，如图15所示，升压速度增大了。
根据本发明，由于采用了三重阱型晶体管，可以获得一种受反向栅偏置特性影响较小的升压电路。
此外，随着输出电压升高，并联的升压单元的数目和串联的升压单元的数目可以自动地改变。由此，可以供给半导体电路多种电源电压。
另外，根据本发明，电流供给能力提高了。再者，升压速度增大了。
虽然已经参照最佳实施例对本发明进行了图示和描述，但本领域的技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以作出上述的和各种其它的形式和细节方面的变更、删减和增设。
权利要求
1.一种升压电路，具有至少三个充电泵，每个充电泵具有至少一个用于提升电压的升压单元，其特征在于一个晶体管是按照下述结构设置的第一充电泵的输出端子连接至该晶体管的漏极，第二充电泵的输入端子连接至该晶体管的源极，第三充电泵的输出端子连接至该晶体管的栅极，第一充电泵的输出端子连接至第二充电泵的输出端子。
2.根据权利要求1的升压电路，其特征在于将第一充电泵的输出端子、第二充电泵的输出端子和第三充电泵的输出端子连接起来。
全文摘要
本发明公开了一种升压电路，它具有至少三个充电泵，每个充电泵具有至少一个用于提升电压的升压单元，其特征在于一个晶体管是按照下述结构设置的第一充电泵的输出端子连接至该晶体管的漏极，第二充电泵的输入端子连接至该晶体管的源极，第三充电泵的输出端子连接至该晶体管的栅极，第一充电泵的输出端子连接至第二充电泵的输出端子。优选地，可以将第一充电泵的输出端子、第二充电泵的输出端子和第三充电泵的输出端子连接起来。本发明的升压电路可以提高电流供给能力，提高升压效率，并且适当地增大升压速度。
文档编号H02M3/07GK1516197SQ0312310
公开日2004年7月28日 申请日期1999年3月31日 优先权日1998年3月31日
发明者三木淳范 申请人:恩益禧电子股份有限公司