升压电路的制作方法
【技术领域】
[0001]本发明是有关于一种升压电路，且特别是有关于一种具有避免升压电路崩溃的控制电路的升压电路，以及用以避免升压电路崩溃的方法。
【背景技术】
[0002]在半导体电路中，有时可能需要将一特定电压值施加至半导体电路的某个部分(例如特定衬底或字线)，以能使半导体电路正确地发生效用。在某些情况下，特定电压为相当高的电压。这种高电压可通过一电荷泵(charge pump)电路而产生,其将相对低的输入电压提升至相对高的输出电压。一般而言，电荷泵电路需要与频率信号一起工作，其所需的频率信号比正常使用于半导体电路的其他部分的频率信号具有更高的电压电平。举例而言，如果半导体电路的电源轨(power rail)上的供应电压Vdd大约是1.8V，则半导体电路中的频率信号的电压电平亦大约是1.8V。为了让电荷泵电路产生高于供应电压Vdd的电压，需要具有大约两倍的供应电压Vdd的电压电平(亦即大约3.6V)的高电压频率信号。
[0003]升压电路可用于「升压」一输入频率信号的电压并产生具有大约两倍于供应电压Vdd电平的高电压频率信号(亦即升压频率信号)。升压电路可包括多个半导体装置，包括场效晶体管(FieId-Effect Transistor，FET)，例如金属氧化物半导体FET (Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。当输入频率信号的电压被升压至高于Vdd时，大约两倍于供应电压Vdd的升压高电压亦可能被施加至一个或多个FET。
[0004]有时，半导体电路可能需要在低Vdd条件与高Vdd条件之间(例如在Vdd大约是1.8V的操作条件与Vdd大约是3.3V的操作条件之间)切换。在Vdd大约是3.3V时的操作期间，升压频率信号大约是6.6V，其可能高于升压电路中的一个或多个FET的崩溃电压，因此导致一个或多个FET崩溃。
【发明内容】
[0005]依据本发明，提供一种升压电路。此升压电路包括:一电源轨，用以提供一供应电压；一开关晶体管，控制一升压信号的输出，升压信号由开关晶体管的源极输出；以及一时序及电压控制电路，用以产生一待被施加至开关晶体管的栅极的EQ信号。EQ信号具有一电平，其为一 EQ高电平、一低于EQ高电平的EQ低电平或一介于EQ低电平与EQ高电平之间的EQ箝位电平。
[0006]又依据本发明，提供一种用于控制一升压信号的输出的方法。此方法包括产生一具有一电平的EQ信号，此电平为一 EQ高电平、一低于EQ高电平的EQ低电平以及一介于EQ低电平与EQ高电平之间的EQ箝位电平的其中一个。此方法更包括施加EQ信号至一开关晶体管的一栅极，藉以控制升压信号的输出。
[0007]依据本发明的特征及优点将在下述说明中部分提出，且部分将从此说明中是显而易见的，或可通过说明书的实施而学习到。这种特征及优点将利用在随附权利要求范围中所特别指出的元件及组合而实现并获得。
[0008]吾人应理解到，上述一般说明及下述详细说明两者系只为本发明的例示与说明而非限制本发明的权利要求范围。
[0009]并入及构成这个说明书的一部分的附图，系显示本发明的数个实施例，并与说明一起用于说明本发明的原理。
【附图说明】
[0010]图1绘示依据例示实施例的一升压电路的图。
[0011]图2绘示依据例示实施例的输入频率信号CLK、第一频率信号PCLKl及第二频率信号PCLK2的波形图。
[0012]图3绘示依据例示实施例的升压电路的一电压升压区块的电路图。
[0013]图4绘示依据例示实施例的第一升压来源信号BST1、第二升压来源信号BST2、第一升压信号BTl及第二升压信号BT2的波形图。
[0014]图5绘示依据例示实施例的升压电路的一时序及电压控制区块的一区段(segment)的图。
[0015]图6绘示依据例示实施例的第一频率信号PCLK1、延迟的第一频率信号PCLK1、第一升压来源信号BSTl及第一 EQ输入信号EQINl的波形图。
[0016]图7绘示依据例示实施例的时序及电压控制区块的一种EQ产生元件的电路图。
[0017]图8A及图8B绘示依据例示实施例的在低Vdd操作期间的第一 EQ输入信号EQINl、电源控制信号PWCTL、第一等化信号EQl及第二等化信号EQ2的波形图，以及在高Vdd操作期间的第一 EQ输入信号EQINl、第二信号PB2、电源控制信号PWCTL、第一等化信号EQl及第二等化信号EQ2的波形图。
[0018]图9A及图9B分别绘示依据例示实施例的在低Vdd与高Vdd操作期间的第一等化信号EQ1、第二等化信号EQ2、第一升压来源信号BST1、第二升压来源信号BST2、第一升压信号BT1、第二升压信号BT2、第一升压频率信号CKl及第二升压频率信号CK2的波形图。
[0019]【符号说明】
[0020]BSTl:第一升压来源信号
[0021]BST2:第二升压来源信号
[0022]BTl:第一升压信号
[0023]BT2:第二升压信号
[0024]C1、C2:电容器
[0025]CKl:第一升压频率信号
[0026]CK2:第二升压频率信号
[0027]CLK:输入频率信号
[0028]EQl:第一 EQ 信号
[0029]EQ2:第二 EQ 信号
[0030]EQINl:第一 EQ输入信号[0031 ] EQIN2:第二 EQ输入信号
[0032]M31 至 M38:晶体管
[0033]M71 至 M77:晶体管
[0034]PBl:第一信号
[0035]PB2:第二信号
[0036]PCLKl:第一频率信号
[0037]PCLK2:第二频率信号
[0038]PffCTL:电源控制信号
[0039]Vbqqst:升压高电平
[0040]Vbqqst-CK:升压高频率电平
[0041]Vcump:EQ 箝位电平
[0042]Vdd:供应电压
[0043]Vh腿:第一高电平
[0044]Vhigh2:第二高电平
[0045]Vref:参考电压
[0046]Vshaee:压降
[0047]100:升压电路
[0048]102:非重叠频率产生区块
[0049]104:时序及电压控制区块
[0050]106:电压升压区块
[0051]302:电源轨
[0052]304:接地端
[0053]500:区段
[0054]502:时间延迟元件
[0055]503:逻辑电路
[0056]504:AND 栅
[0057]506: OR 栅
[0058]508:EQ产生元件
[0059]702:第一电路分支
[0060]704:第二电路分支
[0061]706:第三电路分支
[0062]708:EQ输出端子
[0063]710:反相器
【具体实施方式】
[0064]依据本发明的实施例包括能够维持高输出电压的升压电路以及用以避免升压电路崩溃的方法。
[0065]以下，将参考图式说明依据本发明的实施例。若有可能的话，遍及这些图式将使用相同的参考数字以表示相同或类似的部分。
[0066]图1绘示依据本发明实施例的一例示升压电路100。升压电路100用以产生一升压频率信号，其具有一个升压高频率电平，系高于输入频率信号的高频率电平(升压高频率电平譬如大约两倍于输入频率信号的高频率电平)，其中输入频率信号的高频率电平大约与供应电压Vdd相同。在某些实施例中，如图1所示，升压电路100产生两个升压频率信号，即第一升压频率信号CKl与第二升压频率信号CK2。
[