专利名称：信息处理电子装置的制作方法
技术领域：
本发明涉及个人计算机、移动电话、PD(Personal Digital Assistance个人数字助理)等各种移动装置、数字电视机、数码相机等信息处理电子装置，其中，从省电的观点出发，由于具备几10MHz的高开关频率的DC/DC转换器，在小于或等于100nsec的时间内对提供到CPU(Central Processing Unit中央处理器)或信息处理集成电路的电压进行降低以及升高，即使CPU或信息处理电路以100次/秒～10000次/秒的比例频繁进入休眠模式，在上述提供电压的降低以及升高的过渡时间中，也可以减少CPU或集成电路中产生的漏电流损耗，从而将利用上述的高频率的休眠功能的损耗降低效果最大化，同时可实现小型化、轻便化。
背景技术：
目前，为了防止地球变暖，在全球范围内寻求二氧化碳换算功率消耗量的削减。例如，空调或电动车的开关式电源中，为了谋求节能或电池的充电功率的有效利用，而重视抑制功率损耗并提高能量的利用效率。另外，电机驱动电源电路内的功率损耗的抑制可以减小冷却用的散热片，所以带来装置的小型化和低成本化的优点。进而，在移动电话等各种移动装置中，谋求一种抑制损耗而能量效率高，且小型、轻便的DC/DC转换器。
而且，个人计算机、移动电话、PDA、LAN(Local Area Network局域网)装置、液晶电视机、等离子电视机、数码摄像机、游戏机等各种信息处理电子装置中，其省电的功能是大的开发课题。在这些信息处理电子装置中，将商用电源通过AC适配器变换为低电压的直流电压之后，将内置电池充电，进而再变换为适于内置的各种电路或装置的多个不同的直流电压(DC/DC变换)之后，各个装置内的电路或装置部件消耗功率。
进而，在以利用电池的移动使用为中心的移动电话、便携型个人计算机、数码相机等中，要求小型化、轻便化，同时也要求电池工作时间长。因此，移动电话、数码相机、便携型个人计算机、PDA等便携型信息处理电子装置中，在有限的体积中容纳尽可能多的功能，是增强商品竞争力的关键之一。
另一方面，近年来，通过低电压驱动化而实现CPU高速化，但产生新问题，即低电压驱动化所必需的晶体管结构带来的漏电流造成损耗增加。作为其对策而使用大尺寸的散热片时，存在噪音的问题。因此，替代这样的散热片，使用水冷型信息处理器。
作为对策之一，近年来，在便携型轻便个人计算机中，广泛采用具有通过对应于必需的运算处理负载状态调节CPU运算处理速度或暂停运算处理工作，从而极其细致地组合工作期间而降低内部损耗的OS(Operation System操作系统)功能的处理器(该工作的暂停为将CPU内部对应的数目庞大的晶体管关断的功能，通常称为休眠功能或休眠模式)。这是因为，在CPU中，为了实现高速化并且减小最大操作所需的功率而推进低电压驱动化(换言之，是低耐电压化)，因此即使在暂停运算的状态下，由于数目庞大的CPU内部晶体管的关断时间的漏电流使损耗增大。由于损耗是该状态下的漏电流和CPU电压的时间积分，这种情况下的损耗很大。
另外，在本申请发明中，术语“休眠模式”或者休眠功能”包括以下状态；1)CPU、LSI为非工作状态，且其电压充分低(漏电流损耗小)的状态；2)将CPU、LSI设定为它们的最低可用率的电压/频率的状态；3)CPU、LSI设定为比最大可用率低、运算处理所必须而且充分又不过大的运转率的电压/频率的状态。
例如，Pentium(注册商标)M的技术资料(下述非专利文献1)中记载在进行最小运算处理工作的1.05V的CPU电压下，漏电流为6A，如果该状态固定持续时，发生仅由于漏电流而引起的高达6.3W的CPU内部损耗。作为实际采用这样的休眠功能的处理器有Intel公司制造的Pentium(注册商标)M和Trans Meta公司制造的Crusoe等(非专利文献2)。这些CPU中，由于使用休眠功能而有效地实现CPU内部的损耗降低，所以推荐以1000次/秒左右的频率频繁地执行休眠状态。进而，在该休眠状态中，重要的是控制对应于CPU等的负载以高速从电源提供电力。另外，Pentium(注册商标)M推荐，在从OS发出CPU从休眠状态恢复到最大运算处理工作的指令的时刻开始小于或等于100nsec的时间内可以将提供给CPU的供给电压恢复到规定的电压和电流。(例如，Intel公司855芯片组平台(855 Chipset Platform))
与本发明相关，作为将提供给本发明的CPU等负载的电力变换为最合适的电压的直流电源或DC/DC转换器的现有技术，图10(a)中表示降压型DC/DC转换器，图10(b)中表示升压型DC/DC转换器。这样的转换器也被记载在CQ出版社トランジスタ技術SPECIAL”実践パワ一ェレクトロニクス入門”(1998年8月)pp.112的表10-4中。降压型DC/DC转换器输出小于输入电压的任意的电压，升压型DC/DC转换器输出高于输入电压的电压。以下，由于每种情况从本发明中得到的效果是相同的，所以用降压型DC/DC转换器说明。
这里，个人计算机、移动电话等信息处理电子设备中，DC/DC转换器用作将AC适配器、电池等的输出直流电压升压或降压输入为适应于CPU、显示装置、信息通信电路等负载的电压而提供电力的电源。例如，便携型个人计算机中，将例如50或60Hz商用频率的交流输入由AC适配器变换为DC10～15V的直流电压，同时对个人计算机内置的电池充电。在个人计算机内部使用多个DC/DC转换器，如上述变换为适于各个负载的电压而提供电力。
图10所示的现有的DC/DC转换器电路100中，当输入直流电压Vin，通过FET(Field Effect Transistor场效应晶体管)21的导通、关断动作，从平滑电容器C的两端输出输出电压Vout。这里，FET 21导通时，电流经由导通状态的FET 21以及电感器L流入平滑电容器C(或称为电容)，并被蓄积到平滑电容器C中。接着，FET 21关断，电感器L中蓄积的能量通过第二二极管D2进一步被充电到平滑电容器C中。这样，通过以规定的占空比进行作为开关元件的FET21的导通/关断动作，输入直流电压Vin被降压，并被变换为规定的输出电压Vout。平滑电容器C以及电感器L用于使直流输出电压的波动平滑化。该波动在FET21的开关频率小时增大，为了抑制波动至预定水平，而必需使用大电感以及平滑电容器。
因此，在CPU根据OS的指令从规定的运算负载状态进入上述的休眠状态的情况下，DC/DC转换器的FET 21的开关频率降低且平滑电容器C的电容大时，即使FET 21根据DC/DC转换器的控制电路的指令而关断，具有大的电容的平滑电容器C中蓄积的能量，也如上述在CPU或信息处理集成电路的内部成为漏电流损耗的来源。而且，在CPU从休眠状态恢复到规定的负载运算工作的情况下，即使导通FET 21，通过具有大的电感值的电感器，将具有大的电容的电容器充电到在规定的运算负载状态下必需的高压值需要长时间。在这样长时间中的能量也同样在CPU、信息处理集成电路的内部造成漏电流损耗，其结果，CPU的发热增加、温度上升，电池放电时间缩短。频繁地，例如1000～10000次/秒左右或者至少大于或等于100次/秒，使用休眠功能的情况下，CPU等的内部损耗与该次数成正比例增加，所以在CPU这样频繁地使用休眠功能的情况下，这样的DC/DC转换器是不可缺少的，也就是使得易于进行高速输出电压的控制，使得减少进入休眠模式或从休眠模式恢复的过渡时间，并且降低CPU等的内部损耗。
但是，在现有技术中，难以以这样高速的功率输出控制。这是因为考虑效率、尺寸和成本，可以通过DC/DC转换器中进行开关的FET元件实现的现有的开关频率小于或等于1MHz，现有的DC/DC转换器在其输出中不得不使用大的电感电容。
作为可以在OS发出休眠功能开启或关闭命令的情况下高速控制上述提供电压的现有技术，例如，如专利文献3的Fig.3所示，提出在DC/DC转换器和CPU或信息处理集成电路之间，使用高速半导体元件的开关电路的装置。如果使用本现有技术，则可以进行提供电压的高速控制，且可以大幅降低过渡时间中的CPU等的内部的漏电流损耗。
但是，存在如下问题在休眠模式以外的通常运算处理动作中，产生由于上述半导体元件的导通电压或关断电阻引起的损耗，可能对降低损耗有负作用。
非专利文献1「Intel Pentium(注册商标)M Processor Datasheet」2003年7月非专利文献2「Long Runパワ一マネジメントCrusoeプロセッサを支えるタイナミック·パワ一マネジメント技術」2001年1月17日非专利文献3「実用電源回路設計ハンドブック」ハ一ドウェア·デザイン·シリ一ズ76页CQ出版社非专利文献4「トランジスタ回路の簡易設計」CQ出版社(1977年3月)318～324页专利文献1(日本)特开2001-338928号公报专利文献2(日本)特开2002-299602号公报专利文献3WO 01/55823A2“Apparatustus for providing regulated powerto an integrated circuit”在这些信息处理电子装置中，为了响应小型化、轻便化和低损耗化的需求，而推进各种的技术开发。在这样的开发努力中，CPU和各种LSI自身也在推进通过低电压驱动化而引起的损耗降低。而且，低损耗化的电池运转的长时间化也同样，要求内置的各个电路、LSI、部件的小型化、轻便化和低损耗化。
发明内容
本发明提供一种信息处理电子装置，在这些信息处理电子装置中，即使CPU或信息处理集成电路以100次/秒～10000次/秒程度的比例频繁地进入休眠模式，在上述提供电压的下降以及上升的过渡时间，减少CPU或集成电路中产生的漏电流损耗，从而将使用上述高频率的休眠功能的损耗降低效果最大化，同时可以实现小型化、轻便化。
现有技术的DC/DC转换器中，由于其开关频率低，所以平滑并降低输出电压中包含的波动分量的电感以及电容器为大的规格，产生输出电压的可控制时间常数大的问题。这是对低损耗地高频率执行休眠功能成为障碍的课题。这样，在OS中，即使推荐以1000次/秒左右的频率频繁地进行休眠状态，实际上与此相应，还没有提供实现了小型轻便和低损耗的制品。
本发明鉴于以上的状况，提供一种信息处理电子装置，通过使用新的可进行高速输出控制的DC/DC转换器，即使以OS提出的100次/秒～10000次/秒程度的比例频繁地进入休眠状态，也可以高效地实现其损耗降低功能。
本发明的信息处理电子装置的特征在于，包括CPU、信息处理集成电路、信息输入部件、信息显示装置、信息记录媒体(蓄积器)、以及提供电力的一个或多个DC/DC转换器，上述CPU或信息处理集成电路的至少一个，以100次/秒～10000次/秒程度的频率频繁地被休眠控制时，对该CPU或信息处理集成电路提供电源的上述DC/DC转换器具有输出20W～50W的功率的能力，并且该DC/DC转换器具备一个或多个电感器，该一个或多个电感器等效电感值为0.04μH～0.15μH，其中，上述DC/DC转换器具有输出20W的功率的能力时，上述一个或多个电感器等效电感值为大于或等于0.15μH而小于或等于0.7μH，而且，上述DC/DC转换器具有输出50W的功率的能力时，上述一个或多个电感器等效电感值为大于或等于0.04μH而小于或等于0.2μH。
进而，本发明的信息处理电子装置中，包括CPU、信息处理集成电路以及提供电力的DC/DC转换器，其中在对CPU或信息处理集成电路提供电源的DC/DC转换器具有输出功率为0.5W～5W的小功率的能力的情况下，提高该一个或多个电感器等效电感值的下限值而成为0.1μH～2.0μH，其中，上述DC/DC转换器具有输出0.5W的功率的能力时，上述一个或多个电感器等效电感值为大于或等于2.0μH而小于或等于10.0μH，上述DC/DC转换器具有输出5W的功率的能力时，上述一个或多个电感器等效电感值为大于或等于0.1μH而小于或等于0.5μH。
另外，本发明的信息处理电子装置中，上述DC/DC转换器和上述DC/DC转换器提供功率的负载以所述两者之间不具备开关元件、开关电路的方式进行而连接。
图1是对本发明的实施方式的PC的应用例的视图；图2(a)、图2(b)是对本发明的实施方式应用的DC/DC转换器的电路图，其中图2(a)是具有两个DC/DC转换器的实施方式，图2(b)是具有四个DC/DC转换器的实施方式；图3是本发明的实施方式的DC/DC转换器的电路图，图3(a)是降压型DC/DC转换器的电路图，图3(b)是升压型DC/DC转换器的电路图，图3(c)是带有保护二极管的DC/DC转换器的电路图，图3(d)是另一带有保护二极管的DC/DC转换器的电路图；图4是示意地表示SiGe/Si异质接合型双极型晶体管的构造的一例的截面图；图5是示意地表示SiGe双极型晶体管的Ge浓度分布具有梯形状的结构的一例的杂质浓度分布图；图6是示意地表示分布具有倾斜状的结构的一例的杂质浓度分布图；图7是表示饱和电压在Vce≤0.10〔v〕的状态下的SiGe双极型晶体管的Ge浓度和电流放大率的图；图8是示意地表示SiGe双极型晶体管的结构的卧式结构(平面结构)的一例的截面图；
图9(a)是表示现有的比较例电路的开关特性的时序图，图9(b)是表示事实了本发明的实施方式的电路的开关特性的时序图；图10(a)是现有的场效应晶体管型的DC/DC转换器的电路图，图10(a)是现有的降压型DC/DC转换器的电路图，图10(b)是现有的升压型DC/DC转换器的电路图。
具体实施例方式
在现有技术中，为了使DC/DC转换器的电感电容器具有大规格值，休眠状态中在导通、关断的过渡时间的期间中成为损耗的能量大。对于解决该课题，降低DC/DC转换器的电感以及电容器的规格值是有效的。
本发明者发明了为实现以往没有的小型且高效率的本发明所必需的DC/DC转换器，并首先作为特愿2003-191551号提出申请。该DC/DC转换器一般称为直流电源，为了使DC/DC转换器小型、轻便化且高效率化，比现有的装置高出大于或等于一位数的高速度且导通时电压小的晶体管是必要的。这与本发明的思想共通。因此，通过提高功率晶体管的开关速度并且降低在导通时的集电极发射极之间的电压，从而使平滑电容器以及电感器小型、轻便化，同时降低开关晶体管内部损耗最有效，但现有的场效应晶体管、IGBT中，是以1MHz左右的开关频率为界限的。
另一方面，SiGe(硅锗)晶体管作为移动电话用的1GHz附近的无线放大器而被使用，虽然高速，但有耐电压低且电流放大率低等问题。这是由于在无线放大器中有必要使内部噪声极小化，因此放大率降低。而且，以往，SiGe晶体管领域的技术人员关注于低内部噪声，而完全没有面向作为DC/DC转换器用SiGe晶体管的研究、开发。
本发明者研究的结果，从应用中发现了从牺牲内部噪声而提高放大率的常识性观点不容易导出的观点。本发明是根据该应用上的观点，着眼于具有高速开关特性的SiGe晶体管适用于对作为信息处理电子装置的CPU或信息处理集成电路提供电源的DC/DC转换器这一点而进行开发的，并非单纯的偶然的应用例。
为了实现上述目的，而发明一种DC/DC转换器，将现有的界限为1MHz左右的DC/DC转换器的开关频率扩大数10倍，从而减小电感器以及平滑电容器，同时降低开关晶体管的损耗，由此导出本发明。
换言之，本发明者们着眼于具有高速开关特性的SiGe晶体管，专心研究了将以往完全没有考虑作为DC/DC转换器等开关元件应用的SiGe晶体管实际用于个人计算机、移动电话、PDA(Personal Digital Assistance)等各种移动装置、数字电视机、数码相机等信息处理电子装置的DC/DC转换器的可能性的结果，完成下述的DC/DC转换器，并形成本发明。
本发明使用一般称为降压型的DC/DC转换器，详述如下。
一种DC/DC转换器，包括集电极端子与一个转换器输入端子连接的晶体管；一个端子与上述晶体管的发射极端子连接的电感器；一个端子与上述电感器的另一个端子以及一个转换器输出端子连接的平滑电容器；上述晶体管的发射极端子连接阴极端子的二极管；上述二极管的阳极端子以及上述平滑电容器的另一个端子以及另一个转换器输入端子以及另一个转换器输入端子共同连接的共用(コモン)端子，其中上述晶体管是作为在基极层包含规定浓度分布的Ge(锗)的双极型晶体管。
所使用的DC/DC转换器包括集电极端子与一个转换器输入端子连接的晶体管；一个端子与上述晶体管的发射极端子连接的电感器；一个端子与上述电感器的另一个端子以及一个转换器输出端子连接的平滑电容器；上述晶体管的发射极端子上连接阴极端子的第一二极管；上述第一二极管的阳极端子以及上述平滑电容器的另一个端子以及另一个转换器输入端子以及另一个转换器输出端子共同连接的共用端子；阴极端子与上述晶体管的集电极端子连接且阳极端子与上述晶体管的发射极端子连接的第二二极管，其中，上述晶体管是在基极层包含规定浓度分布的Ge的双极型晶体管。
所使用的DC/DC转换器中，上述晶体管的基极层使用在上述晶体管的发射极侧具有Si(硅)层，而在上述晶体管的集电极侧具有Ge浓度为6％至16％的SiGe层的。另外，所使用的DC/DC转换器中，上述晶体管的基极层的厚度为60nm至90nm，上述基极层在上述晶体管的发射极侧具有Si(硅)层，并在上述晶体管的集电极侧具有Ge浓度为6％至16％的SiGe层，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的DC/DC转换器中，上述晶体管的基极层，在上述晶体管的发射极侧具有第一SiGe层，在上述晶体管的集电极侧具有比第一SiGe层的Ge浓度高的第二SiGe层，且上述第二SiGe层的Ge浓度为6％至16％，上述晶体管的基极层的厚度为60nm至90nm，上述基极层在上述晶体管的发射极侧具有第一SiGe层，在上述晶体管的集电极侧具有比第一SiGe层的Ge浓度高的第二SiGe层，且上述第二SiGe层的Ge浓度为6％至16％，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的DC/DC转换器中，上述晶体管的基极层从上述晶体管的发射极层侧到集电极层侧Ge浓度逐渐增加，其峰值为6％至16％。
另外，所使用的DC/DC转换器中，上述晶体管的基极层的厚度为60nm至90nm，上述基极层从上述晶体管的发射极层侧到集电极层侧Ge浓度逐渐增加，其峰值为6％至16％，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的上述任何DC/DC转换器中，具有与上述二极管并联连接的场效应晶体管。另外，使用具备多个上述任何的DC/DC转换器，并使用外部输入端子、具备外部输入端子的电源模块。
接着，使用一般称为升压型的DC/DC转换器，叙述如下。
所使用的DC/DC转换器包括一个端子连接到一个转换器输入端子的电感器；集电极端子连接到上述电感器的另一个端子的晶体管；阳极端子连接到上述晶体管的集电极端子的第一二极管；一个端子连接到上述二极管的阴极端子以及一个转换器输出端子的平衡电容器；另一个转换器输入端子以及上述晶体管的发射极端子以及上述平滑电容器的另一个端子以及另一个转换器输出端子共同连接的共用端子，其中上述晶体管在基极层包含规定浓度分布的Ge(锗)的双极型晶体管。
所使用的DC/DC转换器包括一个端子连接到一个转换器输入端子的电感器；集电极端子连接到上述电感器的另一个端子的晶体管；阳极端子连接到上述晶体管的集电极端子的第一二极管；一个端子连接到上述第一二极管的阴极端子以及一个转换器输出端子的平滑电容器；上述晶体管的集电极端子连接该阴极端子且上述晶体管的发射极端子连接该阳极端子的第二二极管；一个转换器输入端子以及上述晶体管的发射极端子以及上述平滑电容器的另一个端子以及另一个转换器输出端子共同连接的共用端子，其中，上述晶体管在基极层包含规定浓度分布的Ge的双极型晶体管。
所使用的DC/DC转换器中，上述晶体管的基极层在上述晶体管的发射极侧具有Si(硅)层，而在上述晶体管的集电极侧具有Ge浓度为6％至16％的SiGe层。另外，所使用的DC/DC转换器中，上述晶体管的基极层的厚度为60nm至90nm，上述基极层在上述晶体管的发射极侧具有Si(硅)层，并在上述晶体管的集电极侧具有Ge浓度为6％至16％的SiGe层，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的DC/DC转换器中，上述晶体管的基极层，在上述晶体管的发射极侧具有第一SiGe层，在上述晶体管的集电极侧具有比第一SiGe层的Ge浓度高的第二SiGe层，且上述第二SiGe层的Ge浓度为6％至16％的DC/DC转换器，进而，上述晶体管的基极层的厚度为60nm至90nm，上述基极层在上述晶体管的发射极侧具有第一SiGe层，在上述晶体管的集电极侧具有比第一SiGe层的Ge浓度高的第二SiGe层，且上述第二SiGe层的Ge浓度为6％至16％，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的DC/DC转换器中，上述晶体管的基极层从上述晶体管的发射极层侧到集电极层侧Ge浓度逐渐增加，其峰值为6％至16％，进而上述晶体管的基极层的厚度为60nm至90nm，从上述晶体管的发射极层侧到集电极层侧Ge浓度逐渐增加，其峰值为6％至16％，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
另外，所使用的DC/DC转换器中，上述晶体管的基极层的厚度为60nm至90nm，从上述晶体管的发射极层侧到集电极层侧Ge浓度逐渐增加，其峰值为6％至16％，上述晶体管的集电极层的厚度为1.5μm至2.5μm。
进而，所使用的上述任何升压型DC/DC转换器中，具有与上述二极管并联连接的场效应晶体管。进而使用具备多个上述任何的升压型DC/DC转换器，并使用外部输入端子、具备外部输入端子的电源模块。
由此，可以得到包括高频且高放大率的晶体管的DC/DC转换器，并可以形成本发明。
下面，说明作为实现本发明的信息处理电子装置的最一般的装置的PC中的实施方式。具体化本发明的PC装置具有图1所示的结构，具体来说，PC主体200由包括键盘203以及主板(Mother Board)204的信息处理本体部201和包括显示部205的显示器部202构成。主板204上，作为主信息处理关联单元，搭载有第一负载206、第二负载207、第三负载208、第四负载209。这里，第一负载206为起到本发明的休眠功能的CPU，第二负载207、第三负载208、第四负载209分别为第一至第三系统LSI。
向这些第一负载206至第四负载209进行的电源提供，在未连接到AC电源时由电池210进行。在AC电源(100～240V)上连接插座211的情况下，向各负载进行的电源提供从AC电源介由AC适配器(AC/DC转换器)212进行。介由AC适配器提供的电源(DC10～20V)进一步介由电源开关213、DC/DC转换器216至219提供给各负载(DC1.05V～2.10V)。AC电源介由电池充电器214将电池210充电。
上述的DC/DC转换器构成为DC电源提供模块。例如，图2(a)中表示将该DC电源提供模块相对于一个Vin输出两个Vout的例子。图2(a)所示的DC电源提供模块中，包括降压型DC/DC转换器60A、60B、输入端子61A、接地端子63A、63B。各个DC/DC转换器60A、60B包括用作该DC/DC电源提供模块的输出端子的输出端子62A、62B。进而，各个DC/DC转换器60A、60B包括连接到输入端子和接地端子之间的电容器C2。各个DC/DC转换器60A、60B的输入端子连接到输入端子61A，各个DC/DC转换器60A、60B的接地端子连接到接地端子63A。各个DC/DC转换器60A、60B分别作为独立的DC/DC转换器动作。换言之，各个DC/DC转换器60A、60B被提供来自输入端子61A的输入电压Vin，并从输出端子62A、62B分别输出输出电压Vout1、Vout2。
DC电源提供模块可以设置多个输入端子61C、61F。图2(b)中表示该DC电源提供模块。该DC电源提供模块包括四个DC/DC转换器60C、60D、60E、60F，和两个输入端子61C、61F，和两个接地端子63C、63F。该DC/DC转换器60C、60D、60E、60F的输出端子62C到62F用作DC电源提供模块的输出端子。各个DC/DC转换器60C、60D、60E、60F包括连接到输入端子和接地端子之间的电容器C2。各个DC/DC转换器的输入端子连接到输入端子61C、61F的任何一个上，各个DC/DC转换器的接地端子连接到对应于输入端子61C、61F的接地端子63C、63F上。在图2(b)中，DC/DC转换器60C、60D以及60E的输入端子连接到输入端子61C，DC/DC转换器60F的输入端子连接到输入端子61F。DC/DC转换器60C、60D以及60E的接地端子连接到接地端子63C。DC/DC转换器60F的接地端子连接到接地端子63F。各个DC/DC转换器分别作为独立的DC/DC转换器动作。换言之，DC/DC转换器60C、60D、60E被提供来自输入端子61C的输入电压Vin1，并从各个输出端子62C、62D、62E输出输出电压Vout1、Vout2、Vout3。DC/DC转换器60F被提供来自输入端子61F的输入电压Vin2，并从输出端子62F输出输出电压Vout4。
图2(a)、(b)的各个DC/DC转换器的电容器C2的电气特性值有全部相同的情况，或几个相同而剩下的互不相同的情况，或全不相同的情况。电容器C也同样。电感器L也同样。图2(a)中DC/DC转换器60A和60B输入共用的输入电压Vin，输出电压Vout1和Vout2的电压值有不同的情况或相同的情况。接地端子63A和63B共用。图2(b)中，DC/DC转换器60C、60D、60E输入共用的输入电压Vin1，输出电压Vout1、Vout2、Vout3的电压值有全不同的情况，有全部相同的情况，或几个相同而剩下的不同的情况。接地端子63C、63D、63E共用。DC/DC转换器60F的输入电压Vin2有与Vin1相同的情况，或有与Vin1不同的情况。接地端子63F有与63C不共用的情况或与63C相同的情况。如图2所示，也有具有多个升压型DC/DC转换器或降压型DC/DC转换器的情况，但将升压型和降压型串联连接而形成升降压型DC/DC转换器，从而扩大输出电压范围的结构也是容易的。本发明中的任何的DC/DC转换器都作为上述的DC电源提供模块而被集成。通过这样的被集成的DC电源提供模块，可以实现体积的减少和功率消耗的削减。
接着，参照图3至图9说明本发明中包括的DC/DC转换器的实施例。
(第一实施方式)下面参照图3说明本发明中使用的第一实施方式的DC/DC转换器。图3(a)的本发明所使用的实施方式的DC/DC转换器10是将输入电压Vin变换为输出电压Vout的降压型DC/DC转换器。该DC/DC转换器10的电压变换电路中，设置SiGe晶体管Q1、二极管D、电感器L、电容器C1、电容器C。电感器L连接到SiGe晶体管Q1的发射极端子和输出侧的平滑电容器C之间。
而且，如图3(c)所示，也可以与SiGe晶体管Q1并列设置第二二极管D2，第二二极管D2用作当输出电压过大时防止SiGe晶体管Q1的损伤的保护元件。
下面，列举表示本发明的实施方式所使用的SiGe晶体管Q1的性能的一例。
1)额定电流 1.0A2)额定集电极-发射极间击穿电压 50V3)导通状态集电极-发射极间电压(接合部温度100℃) 0.10V(由于电流1A，导通电阻换算值为100mΩ)
4)导通时间(同上)0.5nsec5)断开时间(同上)0.5nsec6)电流放大率(hfe)(同上) 大于或等于500这是导通时Vce＝0.10V时的值的情况，另外该性能为具有设备面积0.36mm2的SiGe晶体管Q1的情况。
在作为开关元件的晶体管Q1导通的状态下，对电感器L和平滑电容器C的串联电路施加输入电压Vin。在关断晶体管Q1的状态下，蓄积于电感器L总的能量通过二极管D作为电流被充电到平滑电容器C。平滑电容器C中，将直流电压平滑化而作为输出电压Vout输出。通过控制该晶体管Q1的导通、关断的时间的比率，将对输入电压Vin进行规定的降压的输出电压Vout作为输出电压输出。
可以通过开发高速且具有导通时发射极集电极之间电压小的如下的结构的SiGe基极层的晶体管来实现本实施例中使用的DC/DC转换器。
在这样的晶体管开发时，作为本申请人的申请的特开2001-338928号公报以及特开2002-299602号公报中记载的SiGe/Si异质接合双极型晶体管(以下简称为SiGe晶体管)中，使用在高浓度N型Si基板上依次层叠低浓度N型Si集电极层和P型SiGe基极层和N型Si发射极层的结构作为基本的结构。并且，以此为基础推进研究、开发，并将该SiGe基极层中包含的Ge浓度或浓度分布，进而基极厚度或集电极厚度设为规定的范围，从而得到以低导通电压、高放大率、且高速进行开关动作的开关元件而实现本发明。
下面使用图4的结构图、图5的杂质浓度分布说明上述晶体管。图5的杂质分布表示图4所示的A-A’部分的杂质浓度分布。该晶体管由在高浓度的N型硅衬底(晶片)2上具有低浓度的N型硅层的集电极层3、含有具有Ge浓度分布的P型硅锗层的基极层4、具有高浓度的N型硅层或N型非晶硅的发射极层5构成。
高浓度的N型硅衬底2的N型杂质为P(磷)或As(砷)，该杂质浓度为5×1018/cm3，厚度为100μm(微米)。但该N型杂质浓度也可以构成为1×1018/cm3～1×1020/cm3，厚度为100μm～500μm的范围。
上述集电极层3的N型杂质为P或As，该杂质浓度为5×1015/cm3，集电极层3的厚度为2μm。但该N型杂质浓度也可以构成为5×1014/cm3～1×1016/cm3，厚度为1.5μm～2.5μm的范围。
上述基极层4的P型杂质为B(硼)，该杂质浓度为5×1017/cm3，基极层4的厚度为70nm(纳米)。其中，该P型杂质浓度也可以构成为3×1017/cm3～8×1017/cm3，厚度为60nm～90nm的范围。小于或等于60nm时耐电压低，或者，大于或等于90nm时hfe下降。
上述基极层4的Ge浓度分布16构成为从发射极层5和基极层4的界面P0至基极层4内的P1的位置为0％，从该位置P1至集电极层3和基极层4的界面P2为10％的梯形状的Ge浓度分布，基极层整体的厚度为70nm的情况下，构成为从P1至P2的距离Xsige为50nm。其中，Ge浓度分布的最大值为6～16％，Xsige为20nm～60nm的范围也可以。这是由于P0至P1的Ge为0％部分的基极层的厚度小于或等于10nm时，hfe下降，耐压50V的情况下从P0至P1的距离优选20nm。图7中表示SiGe晶体管的Ge浓度和电流放大率的解析结果。如根据解析值所判断的，由于导通饱和至Vce＝0.10〔v〕的状态下放大率大于或等于300，所以Ge浓度(摩尔浓度)为6％至16％。进而，作为电流放大率要求大于或等于400的情况下，Ge浓度优选为8％至13％。
另外，作为本实施例的变形例，上述基极层4的从发射极层5和基极层4的界面到基极层4内的P1位置的Ge浓度也可以从0％至3％。另外，在该情况下，从P1至集电极层3和基极层4的界面P2的Ge浓度为6％至16％的梯形分布，更优选为8％至13％的梯形分布。
上述发射极层5的N型杂质为P或As，其杂质浓度为高斯分布，结构为峰值浓度为1×1020/cm3，发射极层5和基极层4的界面位置P0的浓度为5×1016/cm3，发射极层5的厚度为1μm。其中，该高浓度N型杂质的浓度分布除了高斯分布以外，也可以是例如浓度固定的梯形分布等，其厚度也可以为0.5～2μm。
进而，如果采用使用与第一二极管连接的场效应晶体管(MOSFET)的同步整流电路仅代替第一二极管电路，可以谋求进一步高效率化。但场效应晶体管的开关速度变慢且导通时电阻升高。另外，如果DC/DC转换器的电流值更小，且若导通时的浪涌电压小，则也可以减小集电极发射极间的耐压。另外，这在第二实施方式中也同样。
(第二实施方式)SiGe晶体管也可以使用作为基极层4的Ge浓度分布16，并且具有如图6所示的倾斜状的Ge浓度分布的晶体管。它是Ge浓度从发射极层侧向集电极层侧逐渐升高的浓度分布，Ge浓度在基极层4和集电极层3的边界附近最大，在本实施例中具有10％的Ge浓度。另外，在基极层4和发射极层3的边界附近的Ge浓度为2％。其中，该基极层4和集电极层3的边界附近的Ge浓度也可以8～13％，基极层4和发射极层5的边界附近的Ge浓度也可以为0～3％。
进而，在上述说明中，作为晶体管整体的结构以纵式结构进行了说明，但如具有图6或图5所示的杂质分布的图8所示的卧式结构(平面结构)也可以。而如图3(b)、(d)所示的升降压型DC/DC转换器中，同样也可以实现小型化、轻便化和高效率化。
图9(a)、(b)是用于比较现有产品的电路和本实施例的电路的开关速度的特性线图。
图9中比较的现有产品是使用场效应晶体管作为晶体管的降压型DC/DC转换器，本实施例产品是具有SiGe晶体管的降压型DC/DC转换器。如图9(a)所示，现有产品中从晶体管的关断状态(不流过电流t11)移至导通正常状态(流过电流t12)时为止的时间要求大于或等于5nsec。
与此相对，适应本发明的实施例的制品中，如图9(b)所示，从通电开始至SiGe晶体管上升为止的接通时间t21到t22为0.5nsec，由于该时间非常短，所以其间晶体管中产生的损耗少，可以将DC/DC转换器的开关频率升高到数10MHz。
由于与现有技术相比，开关频率可以为数十倍，所以电感器以及平滑电容器对于相同的输出电压波动要求规格，与开关频率成反比例，而可以减小到大致数十分之一，所以可以大幅度地实现小型化。并且，由于可以将电感器的电感值减小到数十分之一，所以可以将线圈电阻减小到数十分之一，其结果，由于流过电感器的电流而产生的电阻损耗可以减小到数十分之一。
可以以移动电话、笔记本电脑等中内置的DC/DC转换器的主要规格为例，说明本发明的实施例的效果。
共同的规格设为输入电压为3.6V、输出电压为3.0V、输出电流为0.5A、输出电压的电压波动小于或等于10mV。为了满足该波动电压规格而来决定平滑电容器以及电感器的值。本发明的实施方式中使用SiGe晶体管，开关频率设为20MHz。由此，在本发明的实施方式中，电感器为0.25μH、平滑电容器为0.05μF就足够了。另一方面，使用场效应晶体管的现有比较例作为开关频率在现有的场效应晶体管中使用最大的1MHz，电感器5μH、平滑电容器1μF是必要的。第一二极管以及第二二极管使用共用的肖特基(ショットキ一)二极管(例如，IR公司制造的10BQ015)。
这样，在本发明的实施方式中，可以实现20MHz的开关频率，电感器以及平滑电容器与比较例相比可以小型化至1/20。
由计算机计算求得开关晶体管的导通时损耗、接通损耗、关闭损耗、第二二极管的导通时损耗以及反向恢复损耗、电感器的电阻损耗。本发明的实施例的转换器的效率在输出电流为0.1A时为90％，在输出电流为0.5A时为92％。另一方面，同样，比较例的效率在输出电流为0.1A时为80％，在0.5A时为83％。
而且，根据本发明者的研究，可以将上述规格的降压型DC/DC转换器的面积小型化到1/10以下。如前所述，这达到可以使用小规格的电感器以及平滑电容器的效果。
以上的实施方式的说明是对降压型DC/DC转换器进行的说明，但使用与降压型DC/DC转换器相同部件，仅连接结构不同的图3(b)、(d)所示的升压型DC/DC转换器中也同样。而且，也可以是本发明的将降压型和升压型一体化的升降压型DC/DC转换器。
缩短DC/DC转换器的输出电压的可控过渡时间的方法有效地减小通过CPU进入休眠模式以及从休眠模式返回的期间而在CPU中引起的电气损耗。
电感器的小的电感值可使得DC/DC转换器的输出电压的过渡时间缩短，该过渡时间导致CPU进入休眠模式以及从休眠模式返回而在CPU中引起的损耗减小，因为它可引起通过电感器的更大的电流。
并且电感器的小的电感值可使得DC/DC转换器的输出的平滑电容器的电容值更小，由此能量积聚在电容器中，成为CPU进入休眠模式引起的损耗。
最好采用本发明者申请的特愿2003-191551“DC/DC转换器以及该模块”记载的结构的装置。这里，关于个人计算机和移动电话以及PDA的DC/DC转换器的电感值用最优选例、优选例、以及适合例进行例示时，如下表所示。
(表1)
单位[μH]如下述(A)式所示，DC/DC转换器的电感器对于所提供的DC/DC转换器的电气要求规格Vin、Vo、Io、Ir等，由开关频率f决定，如公式(A)所示，通过提高开关频率f，可以减小电感值L。
L＝(Vin-Vo)Vo/(2·(Ir-Io)·Vin·f)......(A)这里，Ir-Io为电感器波动电流振幅值，如果使其提高，则电感器芯内部的损耗增大。因此，在提高开关频率的情况下，有必要尽可能减小Ir-Io。
为了将从休眠恢复的时间设为100nsec内而使用下式求L值。
∫(Vin/L)dt＝C·Vo+Io ......(B)电容器的C值变小，忽略对其充电的时间时，如下求出。
∫(Vin/L)dt≈Io使用上式以及下一个DC/DC转换器规格Vin＝10～15[V]W＝20～55[W]Vo＝2.0[V]根据(1)Vin＝10V且W＝50W以及，(2)Vin＝15V且W＝20W的两个条件如下求L值的范围。
(1)L＝(Vin·100·1E-9)/25＝(10·100·1.0E-9)/25＝0.04/E-9[H]＝0.04[μH](2)L＝(15·100·E-9)/10＝0.15[μH]DC/DC转换器使用本发明者申请的特愿2003-191551“DC/DC转换器以及该模块”记载的结构的DC/DC转换器，因此，使用开关频率这些L值根据(A)式代入(Ir-Io)的条件时求该开关频率f。
Ir-Io为电感器波动电流振幅值，将它们提高时，电感器芯内部的损耗增大。从而，在提高开关频率的情况下，有必要尽可能减小Ir-Io。
变形(A)式为下式(A’)，即，f＝(Vin-Vo)Vo/(L·(2·(Ir-Io)·Vin)) (A’)
当Ir-Io＝0.025·Io时，则在(1)Vin＝10[V]、W＝50[W]的情况下，f＝(10-2.0)·2.0/(0.04·E-6·2·0.025·25·10)＝32·E6＝32[MHz]同样，(2)在Vin＝15[V]、W＝20[W]的情况下，f＝(15-2.0)2.0/(0.15·E-6·2·0.025·10·15)＝23.6·E6＝23.6[MHz]同样，根据使用条件Vin＝2.5～5.0[V]W＝0.5～5[W]Vo＝2.0[V]求满足距休眠的恢复时间100nsec的L值。
根据条件(3)Vin＝2.5[V]且W＝5[W]以及(4)Vin＝5[V]且W＝0.5[W]的条件求L的范围。
(3)当Vin＝2.5[V]且W＝5[W]时L＝(2.5·100·1E-9)/2.5[H]＝0.10[μH]＝100[nH](4)当Vin＝5[V]且W＝0.5[W]时L＝(5.0·100·1E-9)/0.25[F]＝2.000[μH]＝2000[nH]故L的范围为L＝0.1～2.0[μF]设Ir-Io＝0.025·Io根据公式(A’)求开关频率f。
(3)当Vin＝2.5[V]且W＝5[W]的条件下，f＝(5.0-2.0)2.0/(0.1·E-6·2·0.025·2.5·2.5)＝32·E6[Hz]
＝32[MHz]同样，(4)当Vin＝5.0[V]且W＝0.5[W]的条件下，f＝(5.0-2.0)2.0/(2.0E-6·2·0.025·0.25·5.0)＝48·E6＝48[MHz]根据一般的文献的「トランジスタ回路の簡易設計法」CQ出版社(非专利文献4)进行使用现有技术的情况下的电感器的电感值的设计，其如下。
DC/DC转换器的电感器的电感值L根据输入电压Vin、输出电压Vo、输出电流Io、包含流过电感器的波动的直流电流的峰值Ir、开关频率f求得并如下表示，其中在现有技术中开关频率f的最大值为1.0〔mHz〕。
Ir为主要根据容许在电感器芯(铁芯)中产生多大的交流损耗而决定。Ip-Io增大时，铁芯的交流损耗增加。
通常Ip-Io＝(0.01～0.05)·Io。在此基础上，则L＝(Vin-Vo)Vo/(2·0.025·Io·Vin·f)＝(Vin-Vo)Vo/(0.05·Io·Vin·f)。
CPU在最大电压2.10V时必需最大电流25A，将提供该电流的DC/DC转换器的输入设为15V直流电压时，L为L＝(15-2.10)·2.10/(0.05·25·15·1E6)＝1.81[μH]将输出电压中包含的波动分量设为Vr时，电容器的电容C由C＝(Vin-Vo)Vo/(8·L·f·f·Vin·(Vr/5))......(C)决定。(写入上式中的Vr/5中的值5由著者选定)将Vr设为Vo的0.1％的2.1[mV]时，C＝(15-2.10)·2.10/(8·1.81·1E-6·E12·15·2.1E-3/5)＝297.8[μF]CPU在休眠状态状态下，从来自DC/DC转换器的提供电压0[V]、提供电流为0[A]的状态，恢复到提供电压2.10[V]并提供电流25[A]的最大运算动作为止的时间t如下求解。
∫(Vin/L)dt＝C·Vo+25
上式可以变换为(15/(1.81·1E-6))·t＝297.8·1E-6·2.10+25故t＝(297.8·1E-6·2.10+25)/(15/(1.81·1E-6))＝3.01[μsec]到CPU提供电压稳定为止的该短时间期间如果停止运算动作，则DC/DC转换器提供的能量成为损耗。由于DC/DC转换器的电流与时间成正比例增加，所以该损耗在该过渡时间期间与从DC/DC转换器的初次侧提供的能量相等，如下。
15·(25/2)·3.01·1E-6＝564.7[μJ]＝0.5647[mJ]以100次/秒的频度从体眠状态返回时则CPU内部损耗为0.05647[W]，以1000次/秒的频度进行时其为0.5647[W]，以10000次/秒的频率进行时其为5.647[W]。
从最大运算动作状态进入休眠状态(开始休眠)的情况下，如下，电感器和电容器中蓄积的总能量成为CPU中的最大损耗。
(1/2)·(C·Vo·Vo+L·Io·Io)＝(1/2)·(148.9·9·1E-6·2.10·2.10+1.81·1E-6·25·25)＝(1/2)·(312.69+1131)·1E-6＝721.6E-6＝721[μJ]以上述条件，对休眠状态的开启以及关闭被执行一次后时的每一次的过渡期间的总损耗为546+721＝1267[μJ]。该过渡期间中CPU由于不进行演算动作所以由漏电流而成为损耗。
休眠状态的开启以及关闭，在以100次/秒的频度被进行时总损耗为0.1267[W]，以1000次/秒的频率进行时为1.267[W]，以10000次/秒的频率进行时为12.67[W]。
在最大运算动作连续运转时，CPU消耗的功率为2.10[V]×25[A]＝52.5[W]，所以不仅这些损耗极大，而且CPU内部的发热也增大，大的冷却装置是必要的。
同样，关于0.5～2.0W的功率的情况，作为实施例2进行说明。DC/DC转换器的电感器的电感值L，由输入电压Vin、输出电压Vo、输出直流电流Io、包含流过电感器的波动的直流电流的峰值Ir、开关频率f由公式(A)决定，其中在现有技术中开关频率f的最大值为1.0〔mHz〕。
Ir主要根据容许在电感器芯(铁芯)中产生多大的高频交流损耗决定。Ip-Io变大则芯的交流损耗增加。
通常Ip-Io＝(0.01～0.05)·Io。在此基础上则L＝(Vin-Vo)Vo/(2·0.025·Io·Vin·f)＝(Vin-Vo)Vo/(0.05·Io·Vin·f)。
CPU在最大电压2.10V时，必需最大电流2.5[A]，提供最大电流的DC/DC转换器的输入设为DC5V时，L为L＝(5-2.10)·2.10/(0.05·2.5·5.0·1E6)＝9.744[μH]将输出电压中包含的波动分量设为Vr时，电容器的电容C由公式(C)决定。
(写入上式中的Vr/5中的值5由著者选定)将Vr设为Vo的0.1％的2.1[mV]时，C＝(5.0-2.10)·2.10/(8·9.744·1E-6·E12·5.0·2.1E-3/5)＝53.75[μF]CPU在休眠状态(sleep off)状态下，从来自DC/DC转换器的提供电压为0[V]、提供电流为0[A]的状态，恢复到D/C变换器输出电压2.00[V]并提供电流2.50[A]的最大运算动作为止的时间t如下求解。
∫(Vin/L)dt＝C·Vo+2.50上式可以变换为(5.0/(9.74·1E-6))·t＝53.75·1E-6·2.10+2.50，故t＝(9.74·E-6)·(53.75·1E-6·2.10+2.50)/5.0＝4.87[μsec]到CPU提供电压稳定为止的该短时间期间如果停止运算动作，则DC/DC转换器提供的能量成为损耗。由于DC/DC转换器的电流与时间成正比例增加，所以该损耗在该过渡时间期间与从DC/DC转换器的初次侧提供的能量相等，如下。
5.0·(2.5/2)·4.87·1E-6＝30.44[μJ]＝0.0304[mJ]
这以1000次/秒的频度进行时损耗为0.0304[W]，以10000次/秒的频率进行时其为0.304[W]。
从最大运算动作状态进入休眠状态的情况(sleep on)下，如下所示，电感以及电容器中蓄积的合计能量成为最大损耗。
(1/2)·(C·Vo·Vo+L·Io·Io)＝(1/2)·(53.75·1E-6·2.10·2.10+9.74·1E-6·2.5·2.5)＝(1/2)·(237+60.89)·1E-6＝148.9E-6＝148.9[μJ]以上述条件，对休眠状态的开启、关闭被执行一次后时的每一次的总损耗成为30.4+148.9＝179.3[μJ]。
休眠状态的开启以及关闭以1000次/秒的频率进行时总损耗为0.1793[W]，以10000次/秒的频度进行时为1.793[W]。
在最大运算动作连续运转时，CPU消耗的功率为2.10[V]×2.5[A]＝5.25[W]，所以不仅这些损耗非常大，而且CPU内部的发热也增大，大的冷却装置是必要的。
在这些信息处理电子装置中，通常，DC/DC转换器每台的转换功率的最大提供功率多在数10W左右以下，每台的内部损耗绝对值小，但这在社会整体中使用的台数庞大，各个装置中的损耗降低即使是数W，在社会整体中也成为很大，对地球环境改善的贡献程度也是极大的。
CPU或信息处理集成电路具备的休眠功能在运算处理执行上以最大的频度进行，作为信息处理电子装置有效地达到省电的目的。由于该省电效果，具有可以使该CPU、信息处理电子装置的冷却装置小型化、简易化的效果。另外，在信息处理电子装置以电池为能源进行工作的情况下，具有增加该电池的使用时间的效果。
如果采用本发明，则与频繁地进行休眠状态的功能组合，可以同时实现将AC适配器连接到商用电源而使用的安装型电子装置的省能量和冷却装置的简略化、无风扇化和装置整体的小型化、轻便化，并可以同时实现将电池作为能源使用的运转时的信息处理电子装置的电池动作时间长时间化和小型轻重量化的。
将本发明的省电效果与现有技术的情况进行比较并说明。关于具有20～50[W]功率容量的个人计算机等实施例的情况进行说明。DC/DC转换器的电感值为0.06[μH]，即常规1.81[μH]的1/30的情况下，如前述从休眠状态恢复到最大运算处理工作为止的时间可以减小为100nsec。
对从进入休眠状态的情况以及从休眠状态恢复的情况的过渡时间中的损耗的降低效果进行说明。由于电容器的电容是通过公式(C)得到的4.99[μF]。
从休眠状态恢复到最大运算处理工作时的每一次的CPU内部损耗可由Vin·(Io/2)·100nsec决定成为15·(25/2)·0.1·1E-6＝18.82[μJ]从最大运算处理动作进入休眠状态时的每一次的CPU内部损耗为(1/2)·((1.81·1E-6)/30)·25·25)+(4.99·1E-6)·2.10·2.10)＝(1/2)·(37.71+21.87))·1E-6＝29.79·1E-6＝29.79[μJ]这些损耗的合计为18.82+29.79＝48.61[μJ]。
与上述现有技术的电感为1.81[μH]的合计损耗1.2867[mJ]相比，使用本发明时可以降低到1/26.4。在100次/秒的休眠频度下损耗为4.86[mW]，在1000次/秒的休眠频率下损耗为48.6[mW]，在10000次/秒的休眠频度下损耗为486[mW]。与在10000次/秒的频率下相对CPU的最大运算消耗功率52.5[W]可以降低到0.9％。另一方面，在现有技术中，如前上述，损耗为12.67[W]，为最大运算处理时消耗功率的24.1％，非常大。
关于应用于具有0.5～5[W]功率容量的移动电话等的情况进行说明。将电感器设为现有的9.744[μH]的大约1/50的大小的0.195[μH]时，可以将从休眠状态恢复到最大运算处理动作的时间从现有的4.87[μsec]变为100nsec。
将本发明的省电效果与现有技术的情况进行比较并说明。上述实施方式中所示的特愿2003-191551“DC/DC转换器以及相同模块”记载的DC/DC转换器，相对于电感值为0.195[μH]，开关频率为50MHz的情况下，如前上述，对从进入休眠状态的情况以及从休眠状态恢复的情况的过渡时间中的损耗的降低效果进行说明。
接着，关于5[W]功率的情况，从电感值9.744[μH]，开关频率[1MHz]，变为适用于本发明的电感值0.195[μH]和开关频率时，则从休眠状态恢复到最大运算处理动作的情况的每一次的CPU内部损耗5.0·(2.5/2)·0.1·1E-6＝0.625[μJ]由于电容器的电容是通过公式(C)得到的1.119[μF]。
从最大运算处理动作进入休眠状态的情况的每一次的CPU内部损耗为(1/2)·((0.195·1E-6))·2.5·2.5)+1.119·1E-6·2.0·2.0＝2.848[μJ]这些合计为0.625+2.848＝3.472[μJ]。
与上述现有技术的休眠模式(开启、恢复)每一次的合计损耗179.3[μJ]相比，使用本发明时可以降低为1/51倍，并且在10000次/秒的休眠频率下损耗减小为相对CPU的最大运算消耗功率5.0[W]的0.7％。
最好采用本发明者申请的特愿2003-191551“DC/DC转换器以及该模块”记载的结构的装置。下面，个人计算机和移动电话以及PDA中使用的DC/DC转换器的电感值显示为在上表1中例示的最优选例、优选例、以及适合例。
通过使用最优选例中显示的电感值范围，从休眠开启状态返回的时间可小于100nsec，并且在CPU中以10000次/秒的休眠频度下在返回休眠或者进入休眠的过渡时间中产生的损耗小于CPU额定功率的1％，这是最优的特点。
通过使用优选例中显示的电感值范围，从休眠开启状态返回的时间可小于实际使用优选的250nsec，并且在CPU中以10000次/秒的休眠频度下在返回休眠或者进入休眠的过渡时间中产生的损耗小于CPU额定功率的2％，这是优选的效果。
通过使用适合例中显示的电感值范围，从休眠开启状态返回的时间可小于500nsec，并且在CPU中以10000次/秒的休眠频度下在返回休眠或者进入休眠的过渡时间中产生的损耗小于CPU额定功率的5％，这是可接受的好的效果。
在CPU中的总损耗包括它的额定功率以及在CPU中返回休眠或者进入休眠的过渡时间中产生的损耗。小于表1所示电感值的电感值在实际使用中是不必要，因为与表1中的“最优选例”的瓦特损耗的数值差异很小，可以忽略。
使用大于表中所示的电感值的电感值，没有从休眠状态返回的时间以及损耗减小的效果。
权利要求
1.一种信息处理电子装置，其特征在于所述信息处理电子装置包括CPU和/或信息处理集成电路、信息输入部件、信息显示装置、信息记录媒体(存储器)、以及向它们提供电力的一个或多个DC/DC转换器，该多个DC/DC转换器包括至少一个用于开关操作的SiGe双极型晶体管，其中当所述CPU和/或信息处理集成电路的至少一个频繁地被休眠控制时，对该CPU或信息处理集成电路提供电源的所述DC/DC转换器具有输出20W～50W的功率的能力，并且该DC/DC转换器具备一个或多个所述DC/DC转换器的电感器，该一个或多个电感器等效电感值为0.04μH～0.75μH；当所述DC/DC转换器具有输出20W的功率的能力时，所述一个或多个电感器等效电感值为0.15～0.75μH；当所述DC/DC转换器具有输出50W的功率的能力时，所述一个或多个电感器等效电感值为0.04～0.2μH。
2.一种信息处理电子装置，包括CPU和/或信息处理集成电路以及向它们提供电力的一个或多个DC/DC转换器，该多个DC/DC转换器包括至少一个用于开关操作的SiGe双极型晶体管，其中所述DC/DC转换器具有至少一个所述DC/DC转换器的电感器；当所述DC/DC转换器具有输出功率为0.5W～5W的小功率的能力的情况下，提高该至少一个或多个电感器的等效电感值的下限值而成为0.1μH～10.0μH；当所述DC/DC转换器具有输出0.5W的功率的能力时，所述一个或多个电感器的等效电感值为2.0μH～10.0μH；并且当所述DC/DC转换器具有输出5W的功率的能力时，所述一个或多个电感器的等效电感值为0.1～0.5μH。
3.如权利要求1或权利要求2所述的信息处理终端装置，其特征在于所述DC/DC转换器和所述DC/DC转换器提供功率的负载之间以所述两者之间不具备开关元件、开关电路的方式彼此连接。
全文摘要
一种信息处理电子装置，CPU和信息处理集成电路以100次/秒～10000次/秒程度的比例进入休眠模式也可减小在上述提供电压的下降以及上升的过渡时间内CPU和集成电路中产生的漏电流损耗，使上述高频下的休眠功能的损耗降低效果最大化并实现小型轻量化。CPU或信息处理集成电路的至少一个以100次/秒～10000次/秒的频率频繁被休眠控制时，对该CPU或信息处理集成电路提供电源的上述DC/DC转换器具有输出20W～50W的功率的能力，且该DC/DC转换器具备一个或多个电感器，该电感器等效电感值在上述DC/DC转换器具有输出20W的功率的能力时大于或等于0.15μH并小于或等于 0.75μH，在上述DC/DC转换器具有输出50W的功率的能力时大于或等于0.04μH并小于或等于0.2μH。
文档编号H02M3/155GK1758515SQ200510052528
公开日2006年4月12日 申请日期2005年2月28日 优先权日2004年10月8日
发明者川畑理 申请人:三菱重工业株式会社