在受迫开关电源中用于功率因数校正的装置的控制装置的制作方法

专利名称：在受迫开关电源中用于功率因数校正的装置的控制装置的制作方法
在受迫开关电源中用于功率因数校正的装置的控制装置
描述
本发明涉及用于在受迫开关电源(forced switchiing power supply)中的功率
因数校正的装置的控制装置。
用于主动功率因数校正(PFC)的装置的使用通常已知用于在常用的电子设
备，例如计算机，电视机，监视器等中使用的受迫开关电源，和用于荧光灯的 源，该电源具有受迫开关预稳压器级，其任务是从线路吸收几乎是正弦的并与 线电压同相的电流。因此，当前，受迫开关电源包括PFC和连接PFC输出的 直流一直流转换器或DC-DC转换器。
传统型受迫开关电源包括DC-DC转换器和输入级，i亥输入级连接到由全波 二极管整流桥构成的配电线，并且输入级通过电容器直接连接至U下游以便从交 流正弦线电压幵始产生未调节的直流电流。电容器的电容足够大以保证在其端 子处相对于直流电平呈现相对较小的纹波。如果在周期的绝大部分期间线电压 的瞬时值低于电容器上的电压，桥的整流二极管由此仅在线电压的每半个周期 的一小部分期间内导通。其结果是，从线路吸收的电f荒将由一系列窄脉冲组成， 脉冲宽度是平均得到的值的5-10倍。
这呈现了显著的结果相比于正弦电流吸收的情况，由线路吸收的电流具大 得多的峰值和均方根(RMS)值，线电压穀'旌接在该线路上的所有设备的几 乎同时的脉冲吸收的影响而发生变形，在三相系统的情况中，中线中的电流大 大增加，从而对电力生产系统的能量电势的利用劍氏。事实上，脉冲电流的波 形具有非常丰富的不均匀谐波，尽管它们不对给予负载的功率做出贡献，但它
们有助于增加从线路吸收的有效电流并因此增加能量消耗。
从定量的方面看，所有这些都可以用功率因数(PF)和总谐波失真(THD) 表示，功率因数(PF)为实际功率(电源提供给负载的功率加上其以热量形式 内部耗散的功率)和视在功率(有效线电压和吸收的有效电流的乘积)之间的 比，总谐波失真(THD) —般为与所有较高阶谐波相关的育g量占与基础谐波相 关的能量的百分比。通常情况下，具有容性滤波器的电源具有0.4-0.6之间的PF和大于100y。的THD。
安排在整流桥和DODC转换器的输入之间的PFC允许从线路吸收几乎是正 弦的并与电压同相的电流，从而使得PF接近1并减少THD。


图1中示意性示出了预稳压级PFC，该预稳压级PFC包括升压转换器20 和控制體1 ，此这种情况下控制體L6563由STMicroelectronics S.p.A.生产。 升压转换器20包括全波二极管整流桥2，其输入交流线电压Vin;电容器C1 (其 用作高频过滤器)，其端子连接到二极管桥2的端子；电感L，连接到电容器C1 的端子；M功率MOS晶体管，在电感L的下游 极端子连接到电感L的端 子，OT极端子ffl3iiS合使能读取在晶体管M中流动的电流的电阻Rs耦合到 地端子；二极管D，其正极连接到电感L和晶体管M的共同的端子，其负极连 接到电容器Co，电容器Co的另一端连接到地。升压转换器20在电容器Co上 在输出端产，流输出电压Vout，其是级联连接的用户级，例如DC-DC转换 器，的输入电压。
控制装置1必须M51反馈控制动作保持输出电压Vout为恒定值。控制装置1 包括运算误差信号放大器3，其适于将输出电压Vout的一部分，即由 ^^2*^/〃(/ 2 + / 1)(其中电阻R1和R2彼此串联并且与电容器Co并联)给 出的电压Vr与例如电压值为2.5V的参考电压Vref比较，以及适于产生与它们 的差异成正比的误差信号Se。输出电压Vout在两倍于该线路的频率的频率处呈 现纹波，并叠加在连续值上。然而，如果通过使用适当的包括至少一个电容器 的补偿线路的方式来使误差信号放大器的带宽大大减小(典型地低于20赫兹)， 并假设几乎平稳正常操作，即具有恒定的有效输入电压和输出负载，那么该纹 波将大大减轻并且误差信号将变为常数。
误差信号Se被发送给乘法器4，在此处与由二极管挢2整流的线电压的一 部分给出的信号W相乘。
在乘法器4的输出处，呈现由整流的正弦波给予的信号Imdt，其宽度取决 于有效线电压和误差信号Se。所述信号Imdt代表用于调制PWM的正弦基准。 所述信号被方爐在比较器6的非反相端子的输入处，在比较器6的反相输入处， 呈现在电阻Rs上的电压与电流t成正比。
如果在比较器6的输入处的信号相等，同一比较器6榭言号发送纟維用于 驱动晶体管M控制块10，并且在这种情况下导致控制块10的关断；因而乘法器的输出产生MOS晶体管M的峰值电流，其由整流的正弦波包络。
当晶体管M已关断后，电感器L将其上存储的能量释放在负载上直至其完 全被清空。此时，二极管D断开且晶体管M的漏极节点保持浮置，因而其电压 趋向于通过节点的寄生电容和电感器L的电感之间附皆振瞬时输入电压。因此 我们看到晶体管M的漏极端子上的电压的快速减少，其被送入到用于检测iM; 电感器L的辅助绕组的fflil零13的MJ 各的装置的输入。装置13命令晶体管M
再次导通，从而开始新一轮的开关周期。
从线路吸收的电流将是电感器L电流的低频分量，即每开关周期的平均电流
(开关频率分量几乎完全被设置在升压转换器级的输入处的线滤波器消除，其总 是表现的符合电磁兼容规则)。由于明显的几何原因，电感器的平均电流等于峰 值包络的一半，因此具有正弦趋势。
当负载条件和线电压改变时，需要乘法器4来凭借误差信号调节PWM调制 的正弦基准的值。特别地，考虑有效线电压的改变，如果它，例如加倍，那么 峰值也加倍；如果负载不改变，那么从而吸收的功率是恒定的， 一旦瞬时相位 结束，输入电流，有效电流和峰值电流二者，必须相对于它之前的值减半。尽 管如此，正弦基准正是取自被加倍的整流线电压。如果误差信号不干预以校正 电流的基准(即，如果调节回路断开且因而误差信号被手动地固定)，这也将加 倍(而不是减半)，从而让位于四倍的功率的传递。由于负载要求的功率是恒定 的，它将导致输出电压的显著增长。替代的，控制回路对这种倾向作出反应， 减少误差信号的值从而乘法器的输出变为它先前的一半。
因此预稳压器PFC的功率块的增益以二次方程式的方式依赖于线电压，且 误差信号放大器必须在独立于线电压的情况下较重地干预以将PWM调制正弦 基准设置为正确的值。
除设计误差信号放大器的困难之外，误對言号放大器的输出电m预稳压器 的输入电压的强烈依赖对系统造成了相当的后果。首先，功率部分增益的二次 变分意味着开环回路传递函数的截止频率的类似变化。如此，如果误差信号放 大驗最大线电压舰于开环回路传递函数被补偿为具有20Hz的频带，该频带 在最小线电压处约为2Hz，因此甚至具有更慢的动态响应。其次，受窄带的影 响，对线电压和输出负载突然变化的瞬时响应将非常差且可能存在高电压的峰 值，其只受乘法器的输出动态限制，i織出动态具有正弦基准。这些动态被设置为使得负载要求的最大功率可传到最小线电压，但是这意 在最大线电压 处该预稳压器能够承载至少三倍的功率。
最后，误差信号放大器的输出电压随线电压的增加而衰减的事实对THD上
的输入电流具有负面影响。事实上能够证明由叠加在误差信号放大器(其增益
在謂Hz奶氐至零)的输出处存在的连续值上的剩余纹波弓l入的三次谐波的畸 变与所述纹波的峰值一峰值宽度和连续值之间的比率成比例。当线电压改变时， 该纹波的峰值一峰值宽度恒定，而连续值减少，从而三次谐波的畸变增加。
这些问M常通过在控制回路中引A^电压的前馈以及类似如图1中标记 方框中包括的反相器一平方器±央(1/V2)来解决。因此在乘法器4的输入中存在 在反相器一平方器块41的输出的信号，在该反相器一平方器块41的输入处存 在f^由块42得到的线电压的均方根值的电压信号Vff;从块41中输出的信号 为l/Vfi2。该电路的功能为，首先，产生代表有效线电压的连续电压电平；且其 次，使用所述电平来使乘法器的输出电压适应输入电压的改变而不移动误差信 号放大器的输出。
{ 有效线电压的电压借助检测电压Vi峰值的电路装置产生，该电路包括 二极管和电容器Cff。
为消除二极管的直降造成的检测误差，使用所谓的"理想二极管"，该"理 想二极管"通过插入连接至排反相缓冲器的运算放大器并且在反馈中包括二极 管来提供。该电容器Cff必须装备有放电装置，即，并联电阻Rff从而其端子处 的电压能够使自身适应于有效输入电压的减小。然而，该放电必须是在每半个 线周期的环境中不易觉察的，从而在其端子处的该电压尽可能地接近于连续。 在，提及的情况下并且考虑到可以积分形式获得的电容和电阻值，Rff和Cff 作为方爐于集成控制电路外的元{怜更为方便。
尽管如此，在线电压突然下降的情况下，图1中的系统以具有时间常数 R炉Cff的指劍顷向回应，该回应如前所述，将达到约几百毫秒。这导致前馈系 统失去效力达与输入电压变化为大的时间一样长的时间以及与时间常数RfPCff 一样长的时间。事实上，尽管比较器6上的信号倾向于增大，由于放电缓慢以 及乘法器的输出不能使其自身适应于所要求的输入处的新电流水平，信号Vff 仍然太高。结果是误對言号放大器倾向于超出其范围以及其输出倾向于高饱和。 这导致输出电压的深度下冲，其使由级PFC馈给的转换器下游丧失调节。i^万描述的技术状态来看，本发明的目的是提供一种在，开关电源中用于 功率因数校正装置的控制装置。
根据本发明，该目的由在受迫开关电源中用于功率因数校正的装置的控制装 置实现，所述用于功率因数校正的装置包括转换器和所述控制装置耦合于转换 器来从交流输入线电压获取调节后的输出电压，所述控制装置包括适合于生成 代表交流线电压的均方根值的信号的生成装置，所述生成装置关联到电容器以 及将所述电容器放电的^S，其特征在于包括使所述电容器放电的另一装置， 其适合于当代表交流线电压的均方根值的信号低于给定值时使所述电容器放 电。
根据下述在公开的附图中以非限制性实例示出的本发明的实施例的详细描 述，本发明的特征和优点将变得明显，其中
图l示意性地示出了根据现有技术的预稳压器级PFC;
图2示出了根据本发明第一实施例的预稳压器PFC的控制装置的前馈电路; 图3示出了根据本发明第二实施例的预稳压器PFC的控制^g的前馈电路; 图4示出了根据本发明第三实施例的预稳压器PFC的控制^fi的前馈电路; 图5示出了根据本发明第四实施例的预稳压器PFC的控制装置的前馈电路；
图6示出了根据现有技术的控制电路和根据本发明第一实施例的控制电路
中的电压Vff的时间图7示出了根据本发明第二实施例的控制电路中的电压Vff的时间图； 图8示出了根据本发明第三实施例的控制电路中的电压Vff的时间图9示出了根据本发明第四实施例的控制电路中的电压Vff的时间图。
图2示出了根据本发明第一实施例的预稳压器PFC的控制装置的前馈电路 421。考虑图1的预稳压器PFC，前馈电路421必须被放置以替代块42。该前馈 电路421包括连接于缓冲器B1的运算放大器，缓冲器B1的非反相输入端子连 接到电压Vh其反相输入端子连接于二极管D2的负极，二极管D2的正极连接 于缓冲器B1的输出。该前馈电路421包括电容器C1，由于肖特基二极管D1 的原因，在小于电压偏移时电压Vi的峰值必须被存储在电容器Cl中。电容器 Cl上的电压Vffi被用作比较器C0MP1的阈值，比较器COMP1将其与电压 Vff比较。电压Vffi相较于电压W峰值的偏移在保持考虑时间RfPCff常数和要在电压Vff上获得的纹波的常数的情况下被设定大小；在控制装置正常作用期 间，电压V伍不得具有可能改变比较器C0MP1的输出处的状态的值。替代地，
当存在线电压的突然下降时，电压Vff将低于电压Vffi导致比较器COMP1触 发。比较器C0MP1的输出是置位一复位锁存器SR1的置位信号S;当置位信 号S为高时，置位一复位锁存器SR1的输出的信号Q为高并导通MOS晶体管 Ml， MOS晶体管M1的漏极端子耦合于电容器Cff的一个端子且 极端子耦 合于该电容器Cff的另一端子。该晶体管M1允许电容器Cff盼决速放电。iM文 电将持续直至电压Vff钩到(hookup)线电压；那时置位一复位锁存器被复位 且MOS晶体管M1被截止。这由比较器COMP3执行，该比较器COMP3的反 相输入端和非反相输入端连接于二极管D2的端子；当电流流过二极管D2时， 即在电容Cff充电期间，该比较器COMP3切换。
优选地，如果电压Vff的值太低表示乘法器4的输入存在问题，比较器 COMP1的输出被掩蔽将其发送到AND端口 AND1的输入中，AND端口 AND1的输入中有另一比较器COMP2的输出，比较器COMP2的非反相端子连 接于电压W且反相端子连接于基准电压OS3，该基准电压OS3在信号W为低 附近的一些时间间隔中保持为低。
电路421还包括第二MOS晶体管M2，其漏极端子和源极端子连接于电容 Cl的端子且被锁存器SR1输出的信号Q控制。晶体管M2允许电容器C1放电 以使电压Vffi相对于线电压的新电平为零。缓冲器B2也被提供方JCS在锁存器 SR1的输出Q和晶体管M1的栅极端子之间。
在图6中示出了现有技术的电路的电压W和电压Vff (实线)以及根据本发 明的电路的电压Vff (虚线)的时间图。
参见图3，示出了根据本发明第二实施例的预稳压器PFC的控制装置的前馈 电路422。该电路422包括输入电压为Vi和Vff的差动耦合M11-M12以及连接 于该差动耦合M11-M12的晶体管漏极端子的电流镜M13-M14;还存在达林顿 晶体管T1且晶体管M11-M14和晶体管T1的电路联合构成了图2中缓冲器B1 和二极管D2的整体。MOS晶体管M15的栅极端子连接于晶体管Mll、 M13 的漏极端子，源极端子连接于地GND且漏极端子ffiil电阻耦合于电源电压Vcc， 该电阻连接于晶体管T1的输入端和缓冲器B22的输入端，缓冲器22连接至晶 体管M55的栅极端子。电阻分压器R11-R12将取得代 到比较器COMP11的反相端子的电压Vff的信号。在比较器COMPll的非反相端子上，方爐合适 大小的电容Cll，且电容Cll 一端连接于晶体管M55的一端，一端连至地GND， 晶体管M55将其与分压器R11-R12连通。晶体管M55由从电压Vff和信号Vi 之间的比较确定的信号驱动并且每当在Mil晶体管Tl的电容Cff的负载中存在 增加时导通。如果信号Vi的峰值电压减小，晶体管T1不导通，电压Vff不增 加且晶体管M55不导通。那么由于通过电阻R11-R12和Rff的并联使电容Cff 放电的影响，电压Vff将趋向减小。如果比较器C0MP11被设置的大小使得它 具有MM常情况下在电压Vff上存在的纹波的偏移，那么比较器只在线电压 突然下降的情况下才切换。在这些情况下比较器的切换导通连接于电容器Cff 的MOS晶体管M16以使之放电并且从而允许电压Vff更决速会聚至它的新的
正常工作值。
图7中示出了根据本发明第二实施例的电路的电压Vi和电压Vff的时间图。 参见图4，示出了根据本发明第三实施例的预稳压器PFC的控制装置的前馈 电路423。类似于图2中的电路，该电路423包括连接于缓冲器B1的运算放大 器，缓冲器Bl的非反相输入端子连接于电压W，其反相输入端子连接于二极 管D2的负极，二极管D2的正极连接于缓冲器B1的输出。该电路423还包括 另一连接于缓冲器B3的运算放大器，缓冲器B3的非反相输入端子连接于电压 Vi，其反相输入端子连接于二极管D3的负极，二极管D3的正纟腿接于缓冲器 B3的输出；电容器Cint被方爐于二极管D3的负极和地GND之间。所述电路 部分被作为峰值检测器并且每半周期对电压Vi的峰iM样。由于由反相端子和 非反相端子连接于二极管D3两端的比较器COMP3检测到已经超出峰值而使由 缓冲器B3和二极管D3构成的理想二极管断开的时刻，将产生作为触发器FF2 的置位输入S的输出信号。触发器FF2被置位并且接着;發活单稳态器件MS1生 成预设长度的脉冲Tm，例如20us;该单稳态器件MS1， M端口ANDll， 在Tm期间使得电压Vff与在Cint上采样的值比较。如果Vff—Vint (其中Vint 是Cint上的电压)的差皿某一阈值(在该实例中，25mV)，所述比较由比较 器COMP22执行，这意味着线电压一致减小，触发器FF1被端口 AND11的输 出置位，该端口ANDll的输出是触发器ITl的置位信号s，并且漏极端子和源 极端子被放置于电容器Cff的两端的MOS晶体管M50被导通，使电容Cff快速 放电直至它的电压达到电压W的瞬时值；这由比较器COMP21的触发信号通知，比较器COMP21的非反相和反相输入端子置于二极管D2的各端并且比较 器COMP21提供与触发器FFl的输入信号复位R—致的输出信号。否则，FF1 不被置位且晶体管M1保持截止。
不论晶体管M1导通与否，为保证在连续的半个周期内，电容Ont正确釆样 电压Vh它必须被放电；因此，在从激活触发器FF1开始达某一延迟Td后， 漏极端子和源极端子被置于电容Cint的各端的晶体管M51被导通，然后当Cint 上的电压降至某一电平以下，确切地说是低于电压Vi峰值可预见的最小值时， FF2被复位， 一旦FF2被复位，晶体管M51就被截止。
在图8示出了根据本发明第三实施例的电路的电压Vi和电压Vff的时间图。 从图中可以看出在图4的电路情况下，本发明第一和第二实施例中电路的不便 之处，即存在线电压改变的时亥诉卩其中系统作出反应以使电压Vff的值适应新 状态的时亥lj之间的延迟所导致的不便之处被限制为线周期的一半。此延迟由被 电阻Rff以及任何内部电阻R11-R12影响的电压Vff的衰减时间引起的。想要包 括这种衰减速度来最小化由随之产生的纹波带来的畸变，介入的延迟还可以相 对的变长。
在非常大的瞬态之后，电压Vff的值可能显著地下降到低于将是新值的值。 为避免这种情况，参见图5，根据本发明第四实施例提供了预稳压器PFC的控 制装置的前馈电路424。
该电路424与图4中的电路423不同，这是因为j魏虫发器FF1复位的比较器 COMP21将电压Vff与由电容器Cint采样的峰值电压进行比较，从而一旦电压 Vff低于电压Vint截止晶体管M50，以及因为晶体管M51被导通，并且因此在 当Cint已被充电至峰值后晶体管M50已经完成电容Cff的放电时，电容器Cint 被放电。如果晶体管M50没有被完全导通(因为尚不存在输入电压的减小)， 电容器Cint—旦已被充电至峰值后立刻，该晶体管M51将导通。图9中电压 Vi和Vff的时间图示出了所述电路的模拟结果。
权利要求
1、一种在受迫开关电源中用于功率因数校正的装置的控制装置，所述用于功率因数校正的装置包括转换器(20)和耦合于该转换器来从交流输入线电压(Vin)获得调节后的输出电压(Vout)的所述控制装置(1)，所述控制装置(1)包括与电容器(Cff)相关用于生成代表该交流线电压的均方根值的信号(Vff)的生成装置(421—423)，所述生成装置(421-424)与将所述电容器放电的装置(Rff)相关，其特征在于其包括使所述电容器(Cff)放电的另一装置(M1，COMP1，C1；M16，COMP11，VC11；M50，COMP22，COMP33，Cint)，其适合于当代表交流线电压的均方根值的所述信号(Vff)低于给定值(VC1，VC11，Vint)时使所述电容器放电。
2、 如权利要求1所述的控制装置，其特征在于所述转换器(20)包括功率 晶体管(M)，并且所述控制装置(1)包括用于所述功率晶体管的驱动电路(3， 4， 6， 10)，所述代表交流线电压的均方根值的信号(Vff)被输入所述驱动电 路。
3、 如权利要求2所述的控制装置，其特征在于其包括误差信号放大器G)， 该误差信号放大器(3)在反相端子输入与调节后的电压(Vout)成比例的信号 且在非反相端子输A^准电压(Vref)，所述驱动电路(3， 4， 6， 10)包括耦合 于所述生成装置(421424)的输出和所述误^t号放大器(3)的输出的乘法器 (4),并且适M生成整流的正弦信号。
4、 如权利要求3所述的控制装置，其特征在于其包括反相器平方器41， 该反相器平方器41的输入是fW交流线电压的均方根值的信号(Vff)，并且其 输出与所述乘法器连接。
5、 如权利要求1所述的控制装置，其特征在于所述转换器包括输入电压 (Vin)的整流装置(2)，并且所述生成装置(421424)适合于接收所述整流装 置输出的电压信号(Vi)。
6、 如t又利要求5所述的控制装置，其特征在于所述给定值(VC1)是与所 述整流装置输出的电压信号(Vi)的一部分的峰值成比例的电压值，所述用于 放电的另一装置(Ml, CI, COMP1)包括适合于存储与所述峰值成比例的所述 电压值(VC1)的容性装置(Cl)、适合于将所述与峰iM比例的电压值(VC1)与所述电容器(Cff)端处的电压(Vff)比较的比较器(COMPl)、置于所述电容器端处当电容器端处的电压降至低于所述与峰值成比例的电压值时被激活的晶体管(Ml)。
7、 如权利要求6所述的控制装置，其特征在于所述生成體(421)包括 运算放大器(Bl)，该运算放大器(Bl)的非反相输入端子耦合于所述整流装 置的输出，输出端子连接于二极管(D2)的正极并且反相输入端子连接于所述 二极管的负极且连接于所述电容器。
8、 如权禾腰求7所述的控制装置，其特征在于所述用于放电的另一装置包 括另一比较器(COMP3)，其输入分别连接于所述二极管(D2)的正极和负极且适合于当电流流入所述二极管时去i^舌所述晶体管。
9、 如权利要求8所述的控制装置，其特征在于所述用于放电的另一装置 (Ml,Cl,COMPl)包括适合于将所述整流装置输出的所述信号(Vi)与基准信 号(OS3)比较的其他装置(COMP2)，该毅隹信号(OS3)在所述整流装置输 出的信号为低附近的给定时间间隔中保持在低电平，所述其他装置(COMP2) 输出的信号被输入端口 AND (AND1)，该端口 AND也输入中所述比较器 (COMPl)输出的信号并且所述端口 AND的输出适合于驱动所述晶体管(M1)。
10、 如权禾腰求8所述的控制装置，其特征在于所述用于放电的另一装置 (Ml,Cl,COMPl)包括用于{妙万述容性體(Cl)放电的装置(M2)。
11、 如权利要求6所述的控制装置，其特征在于所述用于放电的另一装置 (M16,COMPll,C11)包括输入有整流^S输出的电压(V0和所述电容器端处 的电压(Vff)的晶体管的差动耦合(Mll-M12)、输入耦合于晶体管的差动耦 合的输出并且输出耦合于所述电容器(Cff)的达林顿晶体管(Tl)、置于所述 电容豁端的第一 (R11)禾口第二 (R12)电阻串、连接于所述两个电阻共同的 端子和所述容性装置并且由整流装置输出的电压(Vi)与所述电容器端处的电 压(VC11)之间的比较确定的信号驱动的另外的晶体管(M55)。
12、 如权利要求5所述的控制装置，其特征在于所述给定值是所述整流装 置输出的电压信号(W)的一部分的峰值，所述用于放电的另一装置包括适合 于每半周期对所述峰值进行采样的电路(B3,D3,COMP33)和容性装置(Cint)、 适合于能够当所述容性装置上的电压已经超过所述峰值时在给定时间期间使得 所述电容器(Cff)的端处的电压和由所述容性装置采样的值之间进行比较的装置(COMP22)、置于所述电容器端处并且适合于当电容器端处的电压与所述容 性装置上的电压之间的差异超过预设电压值时被mt舌的晶体管(M50)。
13、 如权利要求12所述的控制装置，其特征在于所述生成装置包括运算放 大器(B1)，其非反相输入端子耦合于所述整流装置的输出，输出端子连接于二 极管(D2)的正极并且反相输入端子连接于所述二极管的负极和所述电容器。
14、 如权利要求13所述的控制装置，其特征在于所述用于放电的另一装置 包括另一比较器(COMP22)，该另一比较器适合于将电容器(Cff)端处的电压 与在所述容性装置上的电压(Vint)比较，并且适合于当电容器(Cff)端处的 电压低于所述容性装置上的电压(Vint)时去激活所述晶体管。
15、 如权利要求12所述的控制装置，其特征在于所述用于放电的另一装置 包括^^f述容性装置放电的装置(M51)。
16、 如权利要求13所述的控制装置，其特征在于所述用于放电的另一装置 包括另一比较器(COMP21)，该另一比较器的输入分别与所述二极管(D2)的 正极和负极相连，并且适合于当电流流入所述二极管时去激活所述晶体管 (M50)。
17、 如权利要求13所述的控制装置，其特征在于所述用于放电的另一装置 包括使所述容性装置放电的装置和适合于在电容器已被放电后激活所述用于放 电的装置的其它装置(FF2,FF1,AND2)。
18、 一种在受迫开关电源中用于功率因数校正的装置，所述用于功率因数 校正的装置包括如权利要求1至17的任一项所述的转换器和控制装置。
全文摘要
本发明描述了一种在受迫开关电源中用于功率因数校正的装置的控制装置；所述用于功率因数校正的装置包括转换器(20)，并且所述控制装置(1)耦合于该转换器以从交流输入线电压(Vin)获得调节后的输出电压(Vout)。该控制装置(1)包括生成装置(421-423)，其电容器(Cff)相关以生成代表交流线电压的均方根值的信号(Vff)；生成装置(421-424)关联到将所述电容器放电(Rff)的装置。该控制装置包括使电容器(Cff)放电的另一装置(M1，COMP1，C1；M16，COMP11，VC11；M50，COMP22，COMP33，Cint)，其适合于当代表交流线电压的均方根值的所述信号(Vff)低于给定值(VC1，VC11，Vint)时，使所述电容器放电。
文档编号H02M1/00GK101506753SQ200680055548
公开日2009年8月12日 申请日期2006年8月7日 优先权日2006年8月7日
发明者C·阿德拉格纳, M·法格纳尼, V·巴托洛 申请人:意法半导体股份有限公司