临界模式功率因数校正PFC电路的过压输出保护方法与流程

临界模式功率因数校正pfc电路的过压输出保护方法
技术领域
1.本发明涉及集成电路技术领域，尤其涉及一种临界模式功率因数校正pfc电路的过压输出保护方法。


背景技术：

2.根据国家电视行业安规要求，led显示装置的功率大于75w时，必须使用功率因数校正pfc(power factor correction)电路，以使led显示装置的功率因数及谐波满足国家安规标准。在现有技术中的功率因数校正pfc电路中，功率因数校正pfc电路的输出电压需通过设置过压保护ovp(over voltage protection)手段来防止pfc电路异常时造成后续电路器件损坏。现有技术中的过压保护手段一般包括三种方式，一是通过pfc控制芯片的fb引脚获取功率因数校正pfc电路的输出电压v
bus
的电压水平来判断输出电压v
bus
是否超出过压保护阈值从而决定是否关闭功率因数校正pfc电路；二是在上述通过pfc控制芯片的fb引脚判断过压保护的基础上，设置第二过压保护手段，即设置第二ovp，利用pfc控制芯片的fb2引脚进行输出电压v
bus
的电压水平来判断；三是利用zcd平台电压和v
bus-v
in
成正比的特性，对zcd平台进行监控，即对v
bus-v
in
电压进行监控，超过阈值时既启动过压保护关闭功率因数校正pfc电路。
3.针对现有技术中的上述过压保护方法，其缺陷在于，在利用pfc控制芯片的fb引脚或fb2引脚进行过压保护判断时，过于依赖于fb引脚或fb2引脚电阻分压的可靠性。如果fb/fb2引脚的电阻分压完全断路或者短路可以实现过压保护。但如果是pcb漏电等原因产生的分压电阻半短路/半断路，则会无法实现过压保护。这种情况在工厂生产使用助焊剂的情况下比较常见。
4.利用zcd平台电压进行过压保护有两个缺陷：第一缺陷是每个ac半波只能检测一次(在ac馒头波峰)，因为v
bus-v
in
是跟随v
in
(馒头波)而变化，在v
in
半波谷底的时候进行判断显然不合理，因此保护较慢。第二个缺陷是阈值难以统一，例如v
in
＝90v的ac输入和v
in
＝265v的ac输入，如果保护点均设置为350v，则针对265v输入时保护点明显过低。因此很难根据每个输入电压实时调整保护阈值。
5.由此可见，现有技术中需要一种能够根据针对功率因数校正pfc电路的输入电压实时调整过压保护阈值的过压输出保护方法。


技术实现要素：

6.本发明所要实现的技术目的在于提供一种临界模式功率因数校正pfc电路的过压输出保护方法，所述过压输出保护方法能够实现实时的对不同的输入电压设定不同的过压保护阈值，从而避免单一过压保护阈值电压造成的在输入电压为高压状态下时造成的保护点过低的缺陷。
7.基于上述技术目的，本发明提供一种临界模式功率因数校正pfc电路的过压输出保护方法，所述方法包括：
8.获取功率因数校正pfc电路的输入电压v
in
；
9.获取所述功率因数校正pfc电路中电感的放电时长tr；
10.获取所述功率因数校正pfc电路中电感的放电时长t
on
；
11.根据如下公式计算输出电压v
bus
的预估值：
[0012][0013]
在所述输出电压v
bus
的预估值上叠加过压保护浮动值从而生成过压输出保护电压阈值；
[0014]
根据过压输出保护电压阈值对实际的输出电压v
bus
进行判别，以确定是否需要启动过压输出保护。
[0015]
在一个实施例中，所述功率因数校正pfc电路中电感的放电时长t
on
由pwm控制信号确定，所述电感的放电时长t
on
即pfc控制芯片用来控制所述功率因数校正pfc电路中的mosfet晶体管的导通时长。
[0016]
在一个实施例中，所述输出电压v
bus
的预估值的计算由所述pfc控制芯片中设置的固化计算电路、mcu程序或模拟电路实现。
[0017]
本发明的另一方面还在于提供一种临界模式功率因数校正pfc电路的过压输出保护系统，所述系统包括使用pfc控制芯片对功率因数校正pfc电路施加pwm控制信号；所述pfc控制芯片中设置有输入电压采样电路，根据所述输入电压采样电路来获取功率因数校正pfc电路的输入电压v
in
；同时所述pfc控制芯片中还设置有zcd零电流检测模块，根据所述zcd零电流检测模块获取所述功率因数校正pfc电路中电感的放电时长tr；所述pfc控制芯片中还包括运算单元，利用所述运算单元根据输入电压v
in
、电感的放电时长tr以及由pwm控制信号确定的功率因数校正pfc电路中电感的放电时长t
on
来计算输出电压v
bus
的预估值；
[0018]
所述pfc控制芯片在所述输出电压v
bus
的预估值上叠加过压保护浮动值从而生成过压输出保护电压阈值；根据过压输出保护电压阈值对实际的输出电压v
bus
进行判别，以确定是否需要启动过压输出保护。
[0019]
与现有技术相比，本发明的一个或多个实施例可以具有如下发明点及优势：
[0020]
只要输入电压v
in
和zcd检测功能正常的情况下，就能实时推算出输出电压v
bus
的预估值，而不依赖于其他信息。因此其过压保护的电压阈值不受ac半波相位限制(不仅限于ac波峰点，而是全时)，也不受vin rms电压的高低影响，可以给出准确并统一的保护阈值。大大提高了过压保护的安全性和适用性。
[0021]
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
[0022]
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
[0023]
图1是本发明的功率因数校正pfc电路过压输出保护系统结构示意图；
[0024]
图2是本发明的功率因数校正pfc电路过压输出保护方法流程图。
具体实施方式
[0025]
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
[0026]
在进行下面的详细描述之前，阐述贯穿本发明使用的某些单词和短语的定义可能是必要的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与
……
相关联”及其派生词是指包括、包括在
……
内、互连、包含、包含在
……
内、连接或与
……
连接、耦接或与
……
耦接、与
……
通信、配合、交织、并列、接近、绑定或与
……
绑定、具有、具有属性、具有关系或与
……
有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“a、b、c中的至少一个”包括以下组合中的任意一个：a、b、c、a和b、a和c、b和c、a和b和c。
[0027]
本发明中对于电阻、电容或电感的第一端和第二端的描述仅为了区分该器件的两个连接端，以便于描述该器件与其他器件的连接关系，其并不特定地指定电阻、电容或电感在实际情况下的某一端。本领域技术人员应当知晓在实际电路构建时，电阻、电容或电感在实际器件中的任何一端均可定义为第一端，同时当第一端被定义时，器件的另一端自动被定为第二端。
[0028]
本发明中对各种部件或元素进行描述时，所使用的“第一”、“第二”、“第三
”……
的描述方式仅为了区分各个部件，仅为了表达各个部件之间互不相同的关系。上述所使用的描述方式本身不包含任何对部件之间关联的隐含意义。例如，当仅出现“第一”和“第三”的描述时，不意味着二者之间还存在“第二”，这里对“第一”和“第三”的描述仅意味着存在两个不同的独立部件。
[0029]
贯穿本发明中提供的其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。
[0030]
在本发明中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。
[0031]
实施例
[0032]
如图1-2所示的本发明的功率因数校正pfc电路过压输出保护系统结构图及方法流程图。本实施例中使用pfc控制芯片对功率因数校正pfc电路施加pwm控制信号。所述pfc控制芯片中设置有输入电压采样电路，根据所述输入电压采样电路来获取功率因数校正pfc电路的输入电压v
in
；同时所述pfc控制芯片中还设置有zcd零电流检测模块，根据所述zcd零电流检测模块获取所述功率因数校正pfc电路中电感的放电时长tr。
[0033]
本实施例的功率因数校正pfc电路过压输出保护方法包括：
[0034]
获取功率因数校正pfc电路的输入电压v
in
；
[0035]
获取所述功率因数校正pfc电路中电感的放电时长tr；
[0036]
获取所述功率因数校正pfc电路中电感的放电时长t
on
；
[0037]
根据如下公式计算输出电压v
bus
的预估值：
[0038][0039]
在所述输出电压v
bus
的预估值上叠加过压保护浮动值从而生成过压输出保护电压阈值；
[0040]
根据过压输出保护电压阈值对实际的输出电压v
bus
进行判别，以确定是否需要启动过压输出保护。
[0041]
本实施例中，所述所述功率因数校正pfc电路中电感的放电时长t
on
由pwm控制信号确定，所述电感的放电时长t
on
即pfc控制芯片用来控制所述功率因数校正pfc电路中的mosfet晶体管的导通时长。
[0042]
本实施例中所述输出电压v
bus
的预估值的计算由所述pfc控制芯片中设置的固化计算电路、mcu程序或模拟电路实现。
[0043]
以上所述，仅为本发明的具体实施案例，本发明的保护范围并不局限于此，任何熟悉本技术的技术人员在本发明所述的技术规范内，对本发明的修改或替换，都应在本发明的保护范围之内。