具有低阻抗初始驱动和较高阻抗最终驱动的开关驱动器的制作方法

专利名称：具有低阻抗初始驱动和较高阻抗最终驱动的开关驱动器的制作方法
技术领域：
本发明涉及利用驱动器将信号驱动到驱动节点(例如开关电源中或D类开
关放大器中开关晶体管的栅极)上，从而使信号发生转变，其中所述驱动器在转变的初始部分中具有低的输出阻抗，并且其中所述驱动器在转变的结束部分中具有较高的输出阻抗。
背景技术：
图1是现有技术开关电源1的示意图。该具体电源是被称为"升压"转换
器或者"升压开关电源"的一种电源。在第一时间周期中，控制器集成电路2控制开关3接通和导通，从而使电流流过电感器4和开关3流到地，如箭头5所示。随着该电流的流动，能量储存在电感器4中。然后，在第2时间周期中，控制器集成电路2控制开关3断开和不导电。电感器中的电流不能立即停止，因而电流经电感器4、 二极管6流到电容器7和负载8。在第二时间周期中流动的该电流在图2 (现有技术)中由箭头9表示。存储在电感器4中的能量现在转移到电容器7和负载8。控制器集成电路2通过端子10监测VFB，并且快速地接通和断开开关3，从而将流经负载(一串白色LED)的输出电流调节到所需电流。该转换器之所以被称为"升压转换器"，是因为VOUT可高于输入电源电压VIN。
开关电源的两个性能参数是效率和噪声排放。效率等于输出功率除以输入功率。因此开关电源内的功率损失转变成较低的电源效率。存在多种功率损失。其中一种功率损失被称为"转换功率损失"，其等于开关两端的电压(VDS)乘以流经开关的电流(IDS)。当开关3断开时，没有显著的漏极-源极电流流经开关，因而功率损失非常小。当开关3完全接通和导电时，在开关两端只存在微小的漏极-源极电压降。开关端子11非常接近于接地电位。因此，IDS和VDS之积也非常小。然而，存在开关发生转变的较短时间周期。在该转变时间中，存在显著的漏极-源极电流，并且在开关两端存在显著的漏极-源极电压降。该转变时间中的功率耗散因而也很显著。
图3是漏极-源极电流IDS和漏极-源极电压降VDS的示意图。虚线12表示转变功率损失。可通过更猛烈地(使用具有较低输出阻抗的驱动器)驱动开关以使开关3更快地进行开关，来减小转变功率损失。因此，在开关转变过程中IDS和VDS同时处于显著水平的时间周期縮短，并且转变功率损失得以减小。
然而，更猛烈地驱动开关3以使其更快地接通和断开会导致节点SW处的电压变化(dV/dT)较大并且出现不期望的振铃，这两者都会增大EMI (电磁干扰)和噪声排放。
图4是图1和2中的现有技术的升压转换器的操作的简化波形图。当开关3接通时，存在如参考编号13所示的振铃。当开关3断开时，存在如14所示的振铃。开关节点15上存在寄生电容。这些寄生电容包括由开关3的漏极、二极管6所引起的电容、电感器4的固有电容、以及与开关节点15处的开关端子11和互连线相关的电容。节点15的此寄生电容与电感器4的电感结合形成可发生振铃的LC电路。开关3断开和接通得越快，SW处的电压变化越大，并且振铃和所得到的辐射噪声越大。期望能够同时提高效率和降低噪声排放。
图5是现有技术中力图在不产生过大噪声的情况下减小转变损耗的第一电路20的示意图。开关21接通和断开，以如上文结合图1和2所述来开关流经电感器22的电流。输入引线23上的输入信号SIN是脉冲串。反相器24和25具有递增的驱动强度。提供包含反相器26和三态反相器27的第二辅助路径，以增强在信号SIN的每次转变的初始部分中对开关21的栅极的驱动。图6是图5中的三态反相器27的电路图。
边沿触发单触发电路(edge triggered one-shot) 29检测信号SIN的边沿，并响应于每一此种边沿而产生一脉冲。该脉冲可启用三态反相器27，从而使辅助路径帮助驱动开关21的栅极。此后，反相器25和三态反相器27同时驱动开关21的栅极。该电路的目的是在开关21的栅极上的电压结束电压转变之前使该单触发脉冲终止。当脉冲终止时，三态转换器27变为高阻抗(S卩"三态")，从而将辅助路径从开关21的栅极解耦。因此，在转变的其余部分中，只有反相器25驱动开关21的栅极。这会减小在每次转变结束时开关21的栅极上的电压的变化率，并有助于减小噪声和振铃。然而，开关21的栅极上的电压在转变的初始部分中的快速变化率有助于减小转变功率损失。
然而，图5的电路存在许多问题。开关21的栅极上的电压的总转变持续时间较短。产生用于控制开关21的极小脉冲(其中小脉冲具有精确的定时)可能很难实现或不可能实现。很难实现使脉冲的定时跟踪因温度变化、电源电压变化和/或过程变化所造成的开关21的特性变化。该电路复杂并且较大，因此在对成本敏感的开关电源控制器集成电路中实现起来很昂贵。
图7是现有技术中力图在不产生过大噪声的情况下减小转变损耗的第二电路30的电路图。在图7的电路中，比较器31或其它电压检测放大器装置将开关32的栅极上的电压与参考电压VREF相比较。考虑开关32的栅极上的电压的高-低电压转变。开始时，栅极上的电压高于VREF。因此，比较器31输出数字逻辑高信号来启用三态反相器33。因此，包含转换器34和三态反相器33的辅助路径与包含反相器35和36的主路径一起驱动开关32的栅极。在该初始时间中，开关32的栅极上的电压快速下降。当开关32的栅极上的电压达到VREF时，比较器31切换并禁用三态反相器33，从而禁用辅助路径。所期望的结果是在开关转变的最终部分中开关32的栅极上的电压不快速变化。在转变的最终部分中栅极电压的变化率减小会使振铃减小，但在转变的初始部分中使开关32的栅极上的电压快速变化有助于减小转变功率损失。
图7的电路存在许多问题。例如，使辅助路径接通和断开电路的性能的变化跟踪开关32的工作特性的变化可能很难实现。这两种电路是不同的，因此趋于对变化的状态作出不同的反应。第二，比较器和三态禁用路径可能不够快。开关32的栅极上的电压可能向下转变并达到VREF，并且在比较器31检测到越过VREF并禁用反相器33以禁用辅助路径之前，继续向下变化显著的量。使该辅助启用/禁用信号路径变快可使比较器的功率损失增大不可接受的量。而且，比较器(例如比较器31)是比较大的电路，因此在对成本敏感的开关电源控制器集成电路中实现起来很昂贵。

发明内容
本发明所要解决的技术问题是提供一种开关电源控制器，可以实现使其中的驱动器电路在转变的初始部分中以低输出阻抗在转变中驱动开关的栅极，并接着在转变的其余部分中以中等范围的输出阻抗驱动开关的栅极。从而可以有效实现同时提高开关电源的转换效率和降低排出噪声。另外，本发明所要解决的技术问题是提供一种方法和一种电路，也可以解决上述问题。为了解决以上技术问题，本发明提供了如下技术方案-
本发明提供了一种开关电源控制器，包括 一驱动节点； 一输入信号节点； 一第一电源节点； 一第一电流路径，从所述驱动节点经一二极管延伸到一晶体 管的漏极、再经所述晶体管延伸到所述第一电源节点，其中所述晶体管的栅极 被耦接成从所述输入信号节点接收所述输入信号；和一第二电流路径，从所述 驱动节点经相当大的电阻延伸到所述晶体管的漏极、再经所述晶体管延伸到所 述第一电源节点。
本发明还提供了一种开关电源控制器，其包括 一驱动节点； 一输入信号 节点； 一第一电源节点； 一第一电流路径，从所述驱动节点经二极管延伸到一 第一晶体管的漏极、再经所述第一晶体管延伸到所述第一电源节点，其中所述 第一晶体管的栅极被耦接成从所述输入信号节点接收输入信号；和一第二电流 路径，从所述驱动节点经相当大的电阻延伸到一第二晶体管的漏极、再经所述 第二晶体管延伸到所述第一电源节点，其中所述第二晶体管的栅极耦接到所述 第一晶体管的栅极。
本发明还提供了一种开关电源控制器，其包括 一驱动节点； 一输入信号 节点，其中在所述输入节点上存在输入信号； 一第一电源节点； 一第一电流路 径，从所述驱动节点延伸到第一导电率类型的第一晶体管的源极、经所述第一 晶体管延伸到所述第一晶体管的漏极、再延伸到所述第一电源节点，其中所述 第一晶体管的栅极被耦接成接收所述输入信号的反相型式；和一第二电流路径， 从所述驱动节点延伸到第二导电率类型的第二晶体管的漏极、经所述第二晶体 管延伸到所述第二晶体管的源极、再延伸到所述第一电源节点，其中所述第二 晶体管的栅极被耦接成接收所述输入信号。本发明还提供了一种方法，其包括提供从场效应晶体管的栅极到第一电 源节点的第一电流路径，使得在所述栅极上的电压正在转变以开关所述场效应 晶体管的转变时间周期中，第一电流流经所述第一电流路径，在所述第一电流 路径中设置具有阈值电压的半导体器件，当所述半导体器件两端的电压降至少 与所述阈值电压一样大时，所述第一电流流动，但当所述电压降小于所述阈值 电压时，所述第一电流停止流动；和提供从所述栅极到所述第一电源节点的第 二电流路径，使得在所述转变时间周期中，第二电流流经所述第二电流路径， 当所述第一电流正在流动时和在因所述半导体器件两端的所述电压降小于所述 阈值电压而使所述第一电流停止流动之后，所述第二电流流动。
本发明还提供了一种电路，其包括 一场效应晶体管，具有一栅极； 一接 地节点；和用于当所述栅极上的电压高于一预定电压时通过将所述栅极经相对
低的下拉阻抗初始地耦接到所述接地节点来引起所述栅极上的高-低电压转变 的装置，并且所述装置还用于在所述栅极上的所述电压下降到所述预定电压以 下时增大所述下拉阻抗，所述下拉阻抗的所述增大是在不利用比较器和不利用 单触发电路的情况下实施。
本发明所采用的具有低阻抗初始驱动和较高阻抗最终驱动的开关驱动器， 可以实现开关电源内的开关电源控制器集成电路中的驱动器电路在转变的初始 部分中以低输出阻抗在转变中驱动开关的栅极，并接着在转变的其余部分中以 中等范围的输出阻抗驱动开关的栅极。该开关继而开关流经电感器的电流。该
驱动器电路包括驱动节点电压相关阻抗电路(DNVDIC， Drive Node Voltage D印endent Impedance Circuit),用于将栅极耦接到电源电压节点。存在两条 通过DNVDIC的电阻性电流路径。第一电流路径中的非线性器件在该器件两端的电压降降到小于阈值电压时从具有非常小的阻抗变为具有非常大的阻抗。第一 电流路径在转变结束时所产生的阻抗增大有助于增大驱动器的输出阻抗，从而 减慢开关的栅极上的电压的变化率并减小电源中的噪声。驱动器的低初始输出 阻抗有助于减小开关栅极上的电压转变所需的总时间量并进而有助于减小转变 功率损失。
在第一例子中，所述器件是二极管接法的晶体管，其中所述晶体管是与开 关相同类型的晶体管。二极管接法的晶体管和开关的晶体管二者可例如是具有
相同构造和相同栅极介电厚度的高电压N沟道晶体管。
在第二例子中，所述器件是其栅极被耦接成接收数字逻辑电平信号并且其 源极被耦接到开关的栅极的晶体管。在栅极电压信号跃迁过程中，当开关栅极 上的电压接近器件晶体管的栅极上的电压时，器件晶体管的栅极-源极电压降到 器件晶体管的阈值电压以下。器件晶体管因此关断并从具有非常低的漏极-源极 阻抗变为关断并具有非常高的漏极-源极阻抗。器件晶体管的此种关断会使电流
停止流过第一电流路径，并且使DNVDIC的整个输出阻抗从低阻抗变为中等范围 阻抗。
在某些实施例中，驱动器电路包括两个DNVDIC电路。其中一个是下拉 DNVDIC电路，用于将开关的栅极耦接到接地节点。在栅极电压的高-低跃迁过 程中，下拉DNVDIC将开关的栅极电容放电到地电位。第二个是上拉DNVDIC电 路，用于将开关的栅极耦接到电源电压节点。在栅极电压的低-高跃迁过程中， 上拉DNVDIC对开关的栅极电容充电。
所述驱动器电路可应用于开关电源之外的应用中。在一个例子中，所述驱 动器电路驱动D类开关放大器中的开关。在下文详细说明中描述了其它结构和方法。本发明内容并非要限定本发明。 本发明受权利要求书限定。


下面结合附图和具体实施方式
对本发明作进一步详细说明。 附解说明本发明的实施例，其中相同的编号指示相同的组件。
图1是现有技术中当电源的开关3接通时升压开关电源的示意图。 图2是现有技术中当开关3断开时图1的升压开关电源的示意图。 图3是现有技术中跃迁功率损失的示意图。
图4是图1和2中的现有技术的升压转换器的操作的简化波形图。
图5是现有技术中单触发受控电路的示意图，所述电路用于驱动开关电源
的开关的栅极。在栅极电压跃迁过程中，所述电路以初始低输出阻抗驱动栅极，
并随后以较高输出阻抗驱动栅极。
图6是现有技术中图5所示电路的三态反相器27的电路图。
图7是现有技术中有源电压检测电路的示意图，所述电路用于驱动开关电
源的开关的栅极。在栅极电压跃迁过程中，所述电路以初始低输出阻抗驱动栅
极，并随后以较高输出阻抗驱动栅极。
图8是一种新颖的开关电源控制器集成电路的第一实施例的示意图。 图9是图解说明图8所示电路的操作的波形图。
图10是解释说明图8所示新颖驱动器电路的输出阻抗在栅极电压跃迁过程 中如何变化的波形图。在跃迁时间的初始部分中，该新颖的驱动器具有低输出 阻抗。在跃迁时间的随后的结束部分中，该新颖的驱动器具有中等范围的输出 阻抗。图11是一种新颖的开关电源控制器集成电路的第二实施例的示意图。 图12是一种新颖的开关电源控制器集成电路的第三实施例的示意图。 图13是一种新颖的开关电源控制器集成电路的第四实施例的示意图。
图14是一种新颖的开关电源控制器集成电路的第五实施例的示意图。 图15是一种新颖的开关电源控制器集成电路的第六实施例的示意图。 图16是包括两个新颖的DNVDIC的D类开关放大器的示意图。
具体实施例方式
现在将详细参照本发明的某些实施例，这些实施例的例子在附图中被示出。 图8是根据一个新颖方面的开关电源的第一实施例的图。开关电源40是升 压转换器。开关电源40包括新颖的开关电源控制器集成电路41、电感器42、 肖特基(SchoUky) 二极管43、存储电容器44和负载45。新颖的开关电源控 制器集成电路41包括开关Q0、开关端子46、接地端子47、电源电压端子48、 反馈端子49、 P沟道上拉晶体管Q3和新颖的驱动节点电压相关阻抗电路 (DNVDIC) 50。控制器集成电路41通过反馈端子49监测VFB并且切换开关QO， 以调节流过负载45的电流。在本例子中，负载45是一串白色发光二极管(LED)， 用于为移动电话的显示屏提供背光。V0UT约为20.3伏，而电源电压端子48上 的VIN为4.0伏(例如，由锂电池提供)。
控制器集成电路41在输入信号节点52上提供数字输入信号SIN。如果要 断开开关Q0，则使节点52上的数字输入信号SIN从数字逻辑低电平跃迁到数 字逻辑高电平。相反，如果要接通开关QO，则使节点52上的数字输入信号SIN 从数字逻辑高电平转变到数字逻辑低电平。此处未示出用于接收反馈端子49 上的信号并据以产生输入信号SIN的电路，但可使用现有技术中已知的用于执行该功能的诸多常规电路和技术中的任何一种适宜电路和技术。
结合开关QO的栅极53上的电压的两次转变来解释图8所示开关电源40 的操作1)高-低转变，和2)低-高转变。栅极53耦接到驱动节点54。因此， 栅极电压在此也称为驱动节点电压VDN。如在图8中所示，DNVDIC50包括第一 二极管接法的晶体管QK第二晶体管Q2、第一电阻器R1和第二电阻器R2。
高-低VDN转变
开始时，信号输入节点52上的输入信号SIN具有数字逻辑低电平。N沟道 晶体管Q2是不导电的，并且P沟道晶体管Q3是导电的。驱动节点54因此耦接 到电源电压端子48，并且栅极53上的电压是4伏。由于N沟道晶体管Q2关断 并且不导电，因而DNVDIC 50在驱动节点54与接地端子47之间提供高阻抗。 在本例子中，该阻抗大于500k 。
接着，使信号输入节点52上的输入信号SIN从低数字逻辑电平转变到高数 字逻辑电平。信号输入节点52上的电压从地电位转变到4伏。P沟道晶体管Q3 因此关断，并且N沟道晶体管Q2导通。从驱动节点54到接地端子47存在两个 电流路径。第一电流路径从驱动节点54经电阻器Rl、 二极管接法的晶体管Ql、 导电的N沟道晶体管Q2延伸到接地端子47。第二电流路径从驱动节点54经电 阻器R2、 N沟道晶体管Q2延伸到接地端子47。假定每一晶体管Ql和Q2的阻 抗远小于Rl和R2的电阻，则DNVDIC 50在节点54和接地端子47之间的阻抗 近似等于并联电阻器Rl和R2的等效电阻。该等效电阻由(R1*R2)/R1+R2给出。 该阻抗在此处被称为"低阻抗"，因为其小于上述的"高阻抗"并且小于下述的 "中等范围阻抗"。在本例子中，该低阻抗小于50。由于驱动节点54和接地端子47之间存在此低阻抗，驱动节点54上的电压VDN从4. 0伏快速地向下转 变到二极管接法的晶体管Q1的阈值电压。
当电压VDN下降到二极管接法的晶体管Ql的阈值电压以下时，二极管接法 的晶体管Ql便不再承受正向偏压并且停止传导电流(至多传导非常小的电流)。 因此，经过电阻器R1的第一电流路径关闭。然而，经过电阻器R2的第二电流 路径继续传导电流。DNVDIC50的有效阻抗是电阻器R2的电阻(假定晶体管Q2 的漏极-源极电阻远小于电阻器R2的电阻)。此时，DNVDIC 50的阻抗在此处被 称为"中等范围阻抗"。在本例子中，该中等范围阻抗大于50 、但小于500k 。由于驱动节点54和接地端子47之间的阻抗增大，开关QO的栅极电容的放 电速率从下降较快变为下降不快。节点54上的栅极电压继续通过该中等范围阻 抗下降到地电位，直到VDN的高-低转变完成为止。
低-高VDN转变
开始时，信号输入节点52上的输入信号SIN具有数字逻辑高电平。N沟道 晶体管Q2是导电的，并且P沟道晶体管Q3是不导电的。节点54上的电压VDN 处于地电位。由于二极管接法的晶体管两端的电压降小于二极管接法的晶体管 的阇值电压，因此通过二极管接法的晶体管Ql的第一电流路径具有非常高的阻 抗，但是通过电阻器R2的第二电流路径继续具有其R2阻抗。因此，DNVDIC50 在驱动节点54与接地端子47之间提供中等范围阻抗，并且该中等范围阻抗使 开关QO的栅极上的电压保持为地电位。
接着，使信号输入节点52上的输入信号SIN从高数字逻辑电平转变到低数 字逻辑电平。使N沟道晶体管Q2关断，以使DNVDIC 50具有高阻抗。如上文所述，本例子中的高阻抗大于500k 。信号输入节点52上的输入信号SIN的高-低转变使P沟道晶体管Q3导通。开关Q0的栅极上的电压VDN从地电位快速升 高到电源端子48上的4伏电位。不同于高-低电压转变，VDN的低-高电压转变并不是在陡的斜率后面跟踪 着小的斜率。在本例子中的上拉电路在VDN转变的结束部分中不具有中等范围 的上拉阻抗。因此，低-高电压转变可能会导致产生不希望的EMI。在一个新颖方面中，晶体管Q2和Q3为具有相同具体结构和相同栅极介电 厚度的低电压晶体管，而晶体管Ql和Q0为均具有不同的具体结构和栅极介电 厚度的高电压晶体管。晶体管Q1和Q0二者均为N沟道器件，并且彼此非常近 地设置在控制器集成电路电路裸片(die)上。因此，这两个晶体管Ql和Q0 具有相同或相似的温度，并且以相同的方式受到温度变化的影响。由于晶体管 Ql和Q0的位置相互靠近，半导体处理中的差异将以相同方式影响这两个晶体 管。相应地，Ql的阈值电压很好地跟踪开关QO的阈值电压的变化。相反，图5 和7所示现有技术电路的阻抗调整部分则很难根据开关晶体管的阈值电压的变 化进行调整，这至少部分地是因为构成阻抗调整电路的组件的结构不同于开关。在第二新颖方面中，使阻抗从低阻抗变为中等范围阻抗的组件是设置在第 一电流路径中的组件(二极管接法的晶体管Ql)。该组件直接响应于流经该组 件的放电电流而改变其自身的阻抗，并且该变化后的阻抗直接影响DNVDIC的总 体阻抗。相反，图5和7所示现有技术电路的阻抗调整部分则采用处于栅极放 电电流路径之外的电路来控制和改变处于放电电流路径中的另一组件。例如， 图5所示的现有技术电路利用处于放电电流路径之外的单触发电路29。例如， 图7所示的现有技术电路利用处于放电电流路径之外的比较器31和电压参考电路。与图5和7所示的现有技术电路的阻抗调整部分相比，二极管接法的晶体 管Ql和电阻器Rl则是相对较小和相对简单的电路，不会消耗任何静态电流， 此会提高效率。在第三新颖方面中，与图5和7所示的现有技术电路的阻抗调整部分相比， 二极管接法的晶体管Ql可响应于电压VDN下降到预定电压以下而更快地改变 DNVDIC的阻抗。在图5所示的现有技术中，在单触发电路29中存在明显的信 号传播延迟。在图7所示的现有技术中，在比较器31中存在明显的信号传播延 迟。在图8所示的新颖电路中则不存在这些信号传播延迟。图9是简化波形图，其图解说明图8所示的新颖开关电源控制器集成电路 41的操作。图9中DNVDIC 50的"高阻抗"为500k ， DNVDIC 50的"低阻抗" 为25 ，并且"中等范围阻抗"为100 。 DNVDIC 50的低阻抗下拉操作使电 压VDN在高-低VDN转变的第一部分中存在相对陡的下降60。 DNVDIC 50的中等 范围阻抗下拉操作使电压VDN在高-低VDN转变的随后第二部分中存在不太陡的 下降61。 DNVDIC 50以初始低阻抗、然后以中等范围阻抗在驱动节点54上下拉， 以帮助防止或减小开关节点55上VSW信号的振铃。应注意，在VSW波形中的 T4时刻周围未示出振铃。图10是波形图，其更详细地显示VDN波形和DNVDIC电路50的阻抗。在 VDN下降到VTQO以下的时刻与VDN的斜率发生变化的时刻之间的时间延迟Dl 非常小(在本例子中，时间延迟D1小于2纳秒)。图11是新颖的开关电源控制器集成电路41的第二实施例的图。在本实施 例中，DNVDIC 50包括额外的N沟道晶体管Q3。第一电流路径从驱动节点54 经电阻器R1、 二极管接法的晶体管Q1、晶体管Q2延伸到接地端子47。第二电流路径从驱动节点54经电阻器R2、晶体管Q3延伸到接地端子47。如在图8 的电路中一样，当电压VDN在高-低VDN转变中下降到二极管接法的晶体管Ql 的阈值电压以下时，该二极管接法的晶体管变得不导电并且变为具有非常高的 阻抗。电流停止在第一电流路径中流动，并且DNVDIC 50的阻抗从"低阻抗" (R1*R2)/R1+R2变为"中等范围阻抗"R2。由于电流流经第二电流路径，驱动 节点电压VDN然后继续下降，直到VDN达到地电位。图12是新颖的开关电源控制器集成电路41的第三实施例的图。在本实施 例中，晶体管Q2和Q3与电阻器R2和R3形成数字逻辑反相器。此外，存在如 图所示进行连接的第二反相器56。 DNVDIC 50包括第一 P沟道晶体管Ql、第一 电阻器Rl、第二晶体管Q2和第二电阻器R2。第一电流路径从驱动节点54经晶 体管Ql、电阻器Rl延伸到接地端子47。第二电流路径从驱动节点54经电阻器 R2、晶体管Q2延伸到接地端子47。开始时，当输入信号节点52上的输入信号 SIN具有数字逻辑低电平时，在驱动节点54上和开关QO的栅极53上存在数字 逻辑高电平。由于输入信号节点52上的电压较低，P沟道晶体管Q3导通并导 电，并且N沟道晶体管Q2关断并且不导电。反相器56在P沟道晶体管Q1的栅 极上提供输入信号的反相型式。由于SIN是数字逻辑低电平，在Q1的栅极上存 在数字逻辑高电平，而且Q1关断并且不导电。由于晶体管Q1和Q2二者均关断 并且不导电，DNVDIC 50在驱动节点54和接地端子47之间提供"高阻抗"。由 于P沟道晶体管Q3导通并且导电，驱动节点54被上拉到端子48上的4伏的电 源电压VIN。接着，输入信号SIN从数字逻辑低电平转变到数字逻辑高电平。此使晶体 管Q1和Q2导通并且导电，并且使P沟道晶体管Q3关断。由于晶体管Q1和Q2二者均导电，电流同时经第一电流路径和第二电流路径从驱动节点54流到接地 端子47。假定晶体管Ql和Q2的漏极-源极导通电阻远小于电阻器Rl或R2的 电阻，DNVDIC 50的有效下拉阻抗为并联电阻器Rl和R2的等效电阻。该等效 电阻("低阻抗")由(RWR2)/R1+R2给出。由于节点54上的此种低阻抗下拉， 驱动节点电压VDN快速地下降。当节点54上的电压VDN达到并降到P沟道晶体管Ql的阈值电压以下时， 在晶体管Q1的栅极-源极之间存在小于阈值电压的电压。由于反相器56的作用， 晶体管Q1的栅极处于地电位。因此，晶体管Q1关断，并形成高的漏极-源极阻 抗。流经第一电流路径的电流停止。DNVDIC 50在节点54和接地端子47之间 的有效下拉阻抗因而为电阻R2。这是比"低阻抗"高的阻抗，并且在此处被称 为"中等范围阻抗"。由于节点54和接地端子47之间此种较高的阻抗，电压 VDN的降低速率变至较小的速率。电流继续流经电阻器R2和第二电流路径，直 到开关QO的栅极电容完全放电并且电压VDN达到地电位。由此可见，图12的 电路类似于图8和11的电路之处在于，DNVDIC 50开始时以"低阻抗"将节点 54耦接到接地端子47，但当电压VDN达到第一电流路径中某个器件的阈值电压 时，DNVDIC 50变为具有较高的"中等范围阻抗"。图12的电路不同于图8和 ll的电路之处在于，具有该阈值电压的器件是P沟道晶体管(晶体管Q1)。相 反，在图8和11的电路中，该器件是二极管接法的N沟道晶体管。而且，图 12的电路不同于图8和11的电路之处在于，具有该阈值电压的器件是低电压 晶体管，而开关QO则是更大的高电压晶体管。该器件与开关QO是不同类型的 晶体管这一事实使得使DNVDIC 50的阈值电压跟踪开关Q0的阈值有些困难。在 其跟踪开关Q0的阈值电压变化的能力方面，相信图8和11的电路的DNVDIC优于图12电路的DNVDIC。然而，尽管相对于较佳实施例而言存在这些困难， 该实施例仍在某些应用中提供优于现有技术的优点。
图13是第四实施例的示意图。在第四实施例中，开关电源控制器集成电路 41包括两个DNVDIC电路50和57。上拉DNVDIC 57与下拉DNVDIC 50对称并互 补。下拉DNVDIC 50在高-低VDN转变中如上文所述以初始低阻抗、随后以较高 中等范围阻抗在驱动节点54上进行下拉，上拉DNVDIC 57则在低-高VDN转变 中以初始低阻抗、随后以较高中等范围阻抗在驱动节点54上进行上拉。当输入 信号SIN在转变之前具有高数字逻辑电平时，P沟道晶体管Q4关断并且不导电。 因此称DNVDIC 57以高阻抗将驱动节点54耦接到电源端子。然后，当输入信号 SIN从高数字逻辑电平转变到低数字逻辑电平时，P沟道晶体管Q4导通。电流 同时流经第一电流路径和第二电流路径。第一电流路径是从电源端子48经晶体 管Q4、 二极管接法的晶体管Q3和电阻器R3到达驱动节点54。第二电流路径是 从电源端子48经晶体管Q4和电阻器R4到达驱动节点54。假定晶体管Q4和Q3 的漏极-源极电阻远小于电阻R3和R4，则电源电压端子48和驱动节点54之间 的DNVD工C阻抗是并联的电阻器R3和R4的等效电阻。该值由(R3*R4)/R3+R4给 出，并且在此处被称为"低阻抗"。由于通过第一和第二电流路径对开关QO的 栅极电容进行充电，节点54上的电压VDN继续升高。充电速率相对较快。然后， 当电压VDN达到端子48上电源电压VIN的一倍阈值电压时，在二极管接法的晶 体管Q3两端不再存在阈值电压降。二极管接法的晶体管Q3关断并且变为高阻 抗，从而使电流停止流过第一电流路径。因此，DNVDIC 57的阻抗为第二电流 路径中电阻器R4的电阻。此更大的电阻在此处被称为"中等范围阻抗"。栅极 53继续通过该中等范围阻抗进行充电，直到栅极电压达到端子48上的VIN为止。
在低-高转变的结束部分中通过较高中等范围阻抗对栅极进行充电会减小
电压VDN的上升速率，并有助于避免当开关S0接通时电压VSW向下转变的情况 下在开关节点55上出现高的dV/dT和振铃。请注意在开关节点55上的高-低 VSW转变结束时，图9所示VSW波形中的振铃62。 DNVDIC 57会减轻或消除此 种振铃62。并非波形VDN的上升沿具有如图9所示的单个较大斜率，而是如果 使用DNVDIC 57，则低-高VDN转变将具有初始较陡部分、然后是不太陡的结束 部分。可通过改变器件Q3，将DNVDIC 57的阻抗从其低上拉阻抗变为其中等范 围上拉阻抗时的驱动节点电压设定为所期望的电压。例如，可采用多个串联连 接的二极管接法的晶体管。
图14是第五实施例的示意图。在第五实施例中，DNVDIC 50和DNVDIC 57 均为如在上文结合图11所示出和描述的DNVDIC 50的布局。DNVDIC 57是下拉 阻抗DNVDIC 50的上拉阻抗型式。
图15是第六实施例的图。在第六实施例中，DNVDIC 50和DNVDIC 57均为 如在上文结合图12所示出和描述的DNVDIC 50的布局。DNVDIC 57是下拉阻抗 DNVDIC 50的上拉阻抗型式。
图16是D类开关放大器100的图，D类开关放大器100包括两个新颖的 DNVDIC 101和102。
尽管上文结合某些实例性实施例描述本发明，本发明并不限于这些实例性 实施例。尽管在以上实施例中将电阻器显示为在第一和第二电流路径中与晶体 管串联设置，然而在某些实施例中不存在这些电阻器。而是，使晶体管的漏极-源极导通电阻等于电阻器的电阻，而不在实际电路中提供电阻器。当晶体管导通并且导电时，晶体管的导通电阻即提供电流路径的电阻。通过正确确定晶体
管(例如图11所示实施例中的晶体管Q2和Q3)的规格以使其具有恰当的漏极 -源极导通电阻，"低阻抗"和"中等范围阻抗"均被设定为所期望的阻抗值并 且无需提供串联电阻器(例如电阻器Rl和R2)。尽管上述新颖DNVDIC电路利 用两个平行电流路径，DNVDIC也可采用多于两个平行电流路径，以使DNVDIC 所表现出的输出阻抗具有不止上述三个驱动节点电压相关阻抗值(高输出阻抗、 中等范围输出阻抗和低输出阻抗)。
尽管上文结合驱动一开关电源中的开关来解释DNVDIC， DNVDIC也可应用于 驱动其它电路。例如，DNVDIC可用于例如以能避免信号线上出现振铃的方式将 信号驱动到信号线上。该新颖DNVDIC所驱动的器件不必为普通的场效应晶体 管，而是可以为另一类型的器件，例如DMOS晶体管、IGBT或普通的双极晶体 管。在本专利文件中所用的术语"阈值电压"宽泛地适用于描述不只是二极管 接法的场效应晶体管(参见图8的晶体管Ql)、而且是其它半导体器件(例如 普通PN结或二极管接法的双极结晶体管)的导通所需的电压。可利用体效应 (body effect)调整使DNVDIC从其低输出阻抗变为中等范围输出阻抗的预定 电压。并非使用二极管接法的晶体管，而是采用晶体管并将本体连接到电压上。 利用电压的大小来设定和/或调整晶体管的阈值电压，以使预定电压为所期望的 值。相应地，可在不脱离权利要求所述本发明范围的条件下对所述实施例的各 种特征实施各种修改、改动和组合。
权利要求
1.一种开关电源控制器，其特征在于，其包括一驱动节点；一输入信号节点；一第一电源节点；一第一电流路径，从所述驱动节点经一二极管延伸到一晶体管的漏极、再经所述晶体管延伸到所述第一电源节点，其中所述晶体管的栅极被耦接成从所述输入信号节点接收所述输入信号；和一第二电流路径，从所述驱动节点经相当大的电阻延伸到所述晶体管的漏极、再经所述晶体管延伸到所述第一电源节点。
2. 如权利要求1所述的开关电源控制器，其特征在于-1) 如果所述驱动节点上的电压高于所述二极管的阈值电压并且如果所述输 入信号具有第二数字逻辑电平，则一第一电流流经所述第一电流路径，并且一第二电流流经所述第二电流路径，使得所述第一电流路径和所述第二电流路径 在所述驱动节点和所述第一电源节点之间形成相对低阻抗的耦合；而2) 如果所述驱动节点上的电压低于所述二极管的阈值电压并且如果所述输 入信号具有所述第二数字逻辑电平，则实质上没有电流流经所述第一电流路径，使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节 点之间形成中等范围阻抗的耦合；而3) 如果所述输入信号具有第一数字逻辑电平，则所述晶体管不导电，并且 实质上没有电流在所述第一电流路径或所述第二电流路径中流动，使得所述第 一电流路径和所述 二电流路径在所述驱动节点和所述第一电源节点之间形成相对高阻抗的耦合。
3. 如权利要求1所述的开关电源控制器，其特征在于，所述二极管是一二极管接法的晶体管。
4. 如权利要求1所述的开关电源控制器，其特征在于，所述第一电源节点 是一接地节点，并且其中所述输入信号的低-高电压转变引起所述驱动节点上的 高-低电压转变。
5. 如权利要求1所述的开关电源控制器，其特征在于，所述第一电源节点 是一电源电压节点，并且其中所述输入信号的高-低电压转变引起所述驱动节点 上的低-高电压转变。
6. 如权利要求1所述的开关电源控制器，其特征在于，其还包括一场效应晶体管，具有栅极、漏极和源极，其中所述栅极耦接到所述驱动 节点，并且所述场效应晶体管对流经开关电源的电感器的电流进行开关。
7. 如权利要求6所述的开关电源控制器，其特征在于，所述二极管是一二 极管接法的高电压晶体管，所述场效应晶体管是一高电压晶体管，并且所述晶 体管是一低电压晶体管。
8. 如权利要求1所述的开关电源控制器，其特征在于，在所述第一电流路 径中于所述驱动节点和所述二极管之间设置电阻器。
9. 一种开关电源控制器，其特征在于，其包括 一驱动节点；一输入信号节点； 一第一电源节点；一第一电流路径，从所述驱动节点经二极管延伸到一第一晶体管的漏极、再经所述第一晶体管延伸到所述第一电源节点，其中所述第一晶体管的栅极被 耦接成从所述输入信号节点接收输入信号；和一第二电流路径，从所述驱动节点经相当大的电阻延伸到一第二晶体管的 漏极、再经所述第二晶体管延伸到所述第一电源节点，其中所述第二晶体管的 栅极耦接到所述第一晶体管的栅极。
10. 如权利要求9所述的开关电源控制器，其特征在于1) 如果所述驱动节点上的电压高于所述二极管的阈值电压并且如果所述输 入信号具有第二数字逻辑电平，则一第一电流流经所述第一电流路径，并且一 第二电流流经所述第二电流路径，使得所述第一电流路径和所述第二电流路径 在所述驱动节点和所述第一电源节点之间形成相对低阻抗的耦合；而2) 如果所述驱动节点上的电压低于所述二极管的阈值电压并且如果所述输 入信号具有所述第二数字逻辑电平，则实质上没有电流流经所述第一电流路径， 使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节 点之间形成中等范围阻抗的耦合；而3) 如果所述输入信号具有第一数字逻辑电平，则所述第一和第二晶体管不 导电，并且实质上没有电流在所述第一电流路径或所述第二电流路径中流动， 使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节 点之间形成相对高阻抗的耦合。
11. 一种开关电源控制器，其特征在于，其包括 一驱动节点；一输入信号节点，其中在所述输入节点上存在输入信号； 一第一电源节点；一第一电流路径，从所述驱动节点延伸到第一导电率类型的第一晶体管的源极、经所述第一晶体管延伸到所述第一晶体管的漏极、再延伸到所述第一电源节点，其中所述第一晶体管的栅极被耦接成接收所述输入信号的反相型式；和一第二电流路径，从所述驱动节点延伸到第二导电率类型的第二晶体管的漏极、经所述第二晶体管延伸到所述第二晶体管的源极、再延伸到所述第一电源节点，其中所述第二晶体管的栅极被耦接成接收所述输入信号。
12. 如权利要求11所述的开关电源控制器，其特征在于1) 如果所述驱动节点上的电压高于所述第一晶体管的阈值电压并且如果所述输入信号具有第二数字逻辑电平，则第一电流流经所述第一电流路径，并且第二电流流经所述第二电流路径，使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节点之间形成相对低阻抗的耦合；而2) 如果所述驱动节点上的电压低于所述第一晶体管的阈值电压并且如果所述输入信号具有所述第二数字逻辑电平，则实质上没有电流流经所述第一电流路径，使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节点之间形成中等范围阻抗的耦合；而3) 如果所述输入信号具有第一数字逻辑电平，则所述第一和第二晶体管不导电，并且实质上没有电流在所述第一电流路径或所述第二电流路径中流动，使得所述第一电流路径和所述第二电流路径在所述驱动节点和所述第一电源节点之间形成相对高阻抗的耦合。
13. 如权利要求11所述的开关电源控制器，其特征在于，所述第一晶体管是P沟道晶体管，所述第二晶体管是N沟道晶体管，所述第一晶体管的漏极被电阻性地耦接到所述第一电源节点，所述第二晶体管的漏极被电阻性地耦接到所述驱动节点，并且所述第一电源节点是接地节点。
14. 如权利要求11所述的开关电源控制器，其特征在于，所述第一电源节点是接地节点，并且所述输入信号的低-高电压转变引起所述驱动节点上的高-低电压转变。
15. 如权利要求11所述的开关电源控制器，其特征在于，所述第一电源节点是电源电压节点，其中所述第一晶体管是N沟道晶体管，所述第二晶体管是P沟道晶体管，如果所述第一晶体管导电，则第一电流经由所述第一电流路径从所述第一电源节点流到所述驱动节点，如果所述第二晶体管导电，则第二电流经由所述第二电流路径从所述第一电源节点流到所述驱动节点，并且所述输入信号的低-高电压转变引起所述驱动节点上的高-低电压转变。
16. 如权利要求11所述的开关电源控制器，其特征在于，其还包括一场效应晶体管，具有栅极、漏极和源极，所述栅极耦接到所述驱动节点，并且其中所述场效应晶体管对流经开关电源的电感器的电流进行开关。
17. —种方法，其特征在于，其包括提供从场效应晶体管的栅极到第一电源节点的第一电流路径，使得在所述栅极上的电压正在转变以开关所述场效应晶体管的转变时间周期中，第一电流流经所述第一电流路径，在所述第一电流路径中设置具有阈值电压的半导体器件，当所述半导体器件两端的电压降至少与所述阈值电压一样大时，所述第一电流流动，但当所述电压降小于所述阈值电压时，所述第一电流停止流动；和提供从所述栅极到所述第一电源节点的第二电流路径，使得在所述转变时间周期中，第二电流流经所述第二电流路径，当所述第一电流正在流动时和在因所述半导体器件两端的所述电压降小于所述阈值电压而使所述第一电流停止 流动之后，所述第二电流流动。
18. 如权利要求17所述的方法，其特征在于，所述半导体器件为二极管接 法的N沟道晶体管，并且所述场效应晶体管为N沟道晶体管。
19. 如权利要求17所述的方法，其特征在于，所述半导体器件为P沟道晶 体管，并且所述场效应晶体管为N沟道晶体管。
20. 如权利要求17所述的方法，其特征在于，所述半导体器件为二极管接 法的P沟道晶体管，并且所述场效应晶体管为P沟道晶体管。
21. 如权利要求17所述的方法，其中所述半导体器件为N沟道晶体管，并 且其中所述场效应晶体管为P沟道晶体管。
22. 如权利要求19所述的方法，其特征在于，其还包括 当数字输入信号具有第一数字值时，阻止电流流经所述第一和第二电流路径，其中将所述数字输入信号从所述第一数字值切换到第二数字值会使所述场 效应晶体管的栅极上的电压转变。
23. 如权利要求19所述的方法，其特征在于，所述第一电源节点为接地节 点，并且在所述转变时间周期中所述第一和第二电流流动，以减小所述场效应 晶体管的栅极上的电压。
24. 如权利要求19所述的方法，其特征在于，所述第一电源节点为电源电 压节点，并且在所述转变时间周期中所述第一和第二电流流动，以增大所述场 效应晶体管的栅极上的电压。
25. 如权利要求19所述的方法，其特征在于，其还包括-利用所述场效应晶体管来开关流经开关电源中电感器的电流。
26. 如权利要求19所述的方法，其特征在于，所述半导体器件是晶体管， 其中所述晶体管的源极耦接到所述驱动节点，所述晶体管的漏极耦接到所述第 一电源节点，并且所述第一电流流经所述晶体管。
27. 如权利要求19所述的方法，其特征在于，所述晶体管的源极耦接到所 述第一电源节点，所述晶体管的漏极耦接到所述驱动节点，并且所述第二电流 流经所述晶体管。
28. 如权利要求19所述的方法，其特征在于，所述场效应晶体管是D类开 关放大器内的场效应晶体管。
29. —种电路，其特征在于，其包括 一场效应晶体管，具有一栅极； 一接地节点；和用于当所述栅极上的电压高于一预定电压时通过将所述栅极经相对低的下 拉阻抗初始地耦接到所述接地节点来引起所述栅极上的高-低电压转变的装置， 并且所述装置还用于在所述栅极上的所述电压下降到所述预定电压以下时增大 所述下拉阻抗，所述下拉阻抗的所述增大是在不利用比较器和不利用单触发电 路的情况下实施。
30. 如权利要求29所述的电路，其特征在于，所述装置包括所述栅极和所 述接地节点之间的电流路径，在所述电流路径中设置二极管，并且当所述栅极 上的所述电压下降到所述预定电压以下时，所述二极管不再承受正向偏压并且 停止所述电流路径中的电流流动。
31. 如权利要求29所述的电路，其特征在于，所述装置包括所述栅极和所 述接地节点之间的电流路径，在所述电流路径中设置P沟道晶体管，并且当所述栅极上的所述电压下降到所述预定电压以下时，所述P沟道晶体管两端的栅 极-源极电压下降到所述P沟道晶体管的阈值电压以下，以使所述P沟道晶体管 变得不导电并且停止所述电流路径中的电流流动。
32. 如权利要求29所述的电路，其特征在于，所述装置不包括大于三个的 晶体管数量。
33. 如权利要求29所述的电路，其特征在于，所述装置包括具有第一电阻 Rl的第一电阻性元件和具有第二电阻R2的第二电阻性元件，所述相对低的下 拉阻抗近似等于(RWR2)/R1+R2，当所述栅极上的所述电压下降到所述预定电压 以下时，所述装置具有中等范围的阻抗，并且所述中等范围的阻抗近似等于R2。
34. 如权利要求29所述的电路，其特征在于，所述电路为开关电源控制器 集成电路。
35. 如权利要求29所述的电路，其特征在于，所述电路为D类开关放大器。
全文摘要
本发明公开了一种具有低阻抗初始驱动和较高阻抗最终驱动的开关驱动器，可以实现使开关电源控制器的驱动器电路在转变的初始部分中以低输出阻抗在转变中驱动开关的栅极，并接着在转变的其余部分中以中等范围的输出阻抗驱动开关的栅极。该开关电源控制器包括一驱动节点；一输入信号节点；一第一电源节点；一第一电流路径，从所述驱动节点经一二极管延伸到一晶体管的漏极、再经所述晶体管延伸到所述第一电源节点，其中所述晶体管的栅极被耦接成从所述输入信号节点接收所述输入信号；和一第二电流路径，从所述驱动节点经相当大的电阻延伸到所述晶体管的漏极、再经所述晶体管延伸到所述第一电源节点。
文档编号H02M3/155GK101677210SQ20091013940
公开日2010年3月24日 申请日期2009年6月16日 优先权日2008年6月18日
发明者盖瑞·迈克尔·赫兹, 郑克惠, 龚大伟 申请人:技领半导体(上海)有限公司;技领半导体国际股份有限公司