专利名称：一种过流保护电路的制作方法
技术领域：
本发明涉及集成电路，尤其涉及一种过流保护电路。
技术背景
一般情况下，D类功放的输出开关管的导通电阻很小(小于0.5欧姆)，如果因运 输或测试环境失误等原因，发生D类功放的正负两个输出端口短接的情况，则输出开关管 上的电流通路电阻很小，流过输出开关管的电流很大，使得芯片很难承受如此大的电流，此 时，就必须尽快地关断输出管，以防止芯片因大电流而损坏。因此，在D类功放电路中通常 需要设计过流保护电路，以用于及时关断输出开关管。
常用的D类功放电路的结构示意图如图I(A)所示，音频信号经过处理以后送入栅 驱动模块5’，经过栅驱动模块5’的处理后产生两个输出级驱动信号，分别驱动第一输出开 关管1’和第三输出开关管3’，再通过第二输出开关管2’和第四输出开关管4’检测输出信 号的电流，并送入过流检测模块6’，从而产生过流检测信号0C，并输入控制逻辑模块V处 理，最终产生输出关断控制信号。
过流检测模块6’的电路实现简化示意图如图I(B)所示，功率输出PMOS管的过流 检测电路8’接收第二输出开关管2’输出的饱和压降Cs_P，当第二输出开关管2’检测到 输出信号的电流正常时，MOS管Pl的漏极电流大于电流源Iref的值，节点a处的电压低于 施密特触发器Al的门限电平，节点b处的电压为低电平；如果第二输出开关管2’检测到输 出信号的电流过大，节点a处的电压上升到高于施密特触发器Al的门限电平时，则节点b 处的电压跳变为高电平，从而使输出的过流检测信号OC跳变为低电平；同理可知功率输出 NMOS管的过流检测电路9’的工作原理。
然而，上述过流检测模块6’存在以下的缺陷
(1)由于D类功放的输出端口接收的为数字信号，因此，跳变的高低电平信号会使 得D类功放芯片的内部工作环境变得比较恶劣；在这样的工作环境中，过流检测模块6’很 容易被误触发，从而使得D类功放的输出关断，影响芯片的整体工作质量；
(2)现有的技术中，过流的控制方式主要有两种一种是过流信号产生后芯片关 断，这就需要芯片重新上电才能启动恢复工作，因此，这种方式完全不能满足需要；另一种 是过流信号产生后芯片关断，经过一段时间的等待后再次检测，如果此时大电流消失，则芯 片开始工作，如果还存在大电流，则芯片重新进入过流关断状态，然而这种方式存在一个问 题，即如果D类功放的输出端口因意外原因短路，则芯片将会进入不停的开启-过流-关 断-开启的循环中，从而使得输出开关管不停地工作在大电流的冲击下，这将严重影响芯 片的使用寿命，甚至直接将芯片烧坏。发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种用于防止误操作和限制 过流次数的过流保护电路，以实现在D类功放的输出管中流过大电流时，关断输出管的作用，并限制过流检测次数，以保护功放电路芯片。
本发明所述的一种过流保护电路，它包括第一至第四D触发器、一高电平产生模 块、一滤波器、一计时器、第一或非门、一与门和一计数判断模块，其中，
所述高电平产生模块的输出端分别与所述第一、第二 D触发器的D输入端连接；
所述滤波器的输入端接收一外部过流检测信号，其输出端与所述第一 D触发器的 时钟输入端连接；
所述第一 D触发器的Q输出端分别与所述第一或非门的一个输入端以及所述第三 D触发器的清零端连接，其清零端与所述第二 D触发器的Q输出端连接；
所述计时器接收一外部时钟信号，并分别向所述第二、第三D触发器的时钟输入端输出第一、第二方波脉冲信号；
所述第三D触发器的Q非输出端分别与其D输入端以及所述第四D触发器的时钟 输入端连接；
所述第四D触发器的清零端接收所述外部时钟信号，其D输入端与其Q非输出端 连接，其Q非输出端与所述第二 D触发器的清零端连接，并通过一非门与所述第一或非门的 另一个输入端连接，且所述第四D触发器的Q非输出端还依次通过两个非门与所述与门的 一个输入端连接；
所述与门的另一个输入端接收一外部关闭信号，其输出端与所述计时器的复位端 连接；
所述第一或非门的输出端分别向外围输出管以及所述计数判断模块输出一输出 关断控制信号；
所述计数判断模块对所述输出关断控制信号跳变为高电平的次数进行计数，并与 一外部预设次数值比较，输出一芯片关断信号。
在上述的过流保护电路中，所述计数判断模块包括若干个依次串联的第五D触发 器和第二、第三或非门，其中，
所述每个第五D触发器的清零端接收所述外部关闭信号，所述每个第五D触发器 的Q非输出端分别与其D输入端以及与该第五D触发器相邻的一个第五D触发器的时钟输 入端连接，位于首位的第五D触发器的时钟输入端接收所述输出关断控制信号，位于末位 的第五D触发器的Q非输出端通过一非门与所述第二或非门的一个输入端连接；
所述第二或非门的另一个输入端与所述第三或非门的输出端连接，其输出端与该 第三或非门的一个输入端连接，并输出所述芯片关断信号，所述第三或非门的另一个输入 端接收所述外部关闭信号。
在上述的过流保护电路中，所述第一方波脉冲信号的周期为所述外部时钟信号的 周期的16倍。
由于采用了上述的技术解决方案，本发明在接收到对D类功放的输出开关管上电 流进行检测而得到的过流检测信号时，首先通过过滤掉D类功放电路工作过程中的信号毛 刺，以有效消除D类功放在工作过程中出现的过流误触发，然后在经过逻辑判断得出该输 出开关管上的电流确实过大的情况下，关断输出管，从而大大提高了芯片工作的稳定性，提 高了芯片的总谐波失真等指标；另外，本发明通过检测过流保护发生的次数，决定是否永久 关断芯片，当过流检测达到一定的次数后，则彻底关断芯片，从而避免了芯片长时间进入工作-过流-保护关断-恢复工作-过流的状态，而因为热量的积累损坏芯片，从而实现对芯 片的保护，延长了芯片的使用寿命。
图1 (A)是常用的D类功放电路的结构示意图1⑶是图1㈧中的过流检测模块的电路结构示意图2(A)是本发明一种过流保护电路的结构示意图2(B)是本发明一种过流保护电路中技术判断模块的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细说明。
请参阅图2 (A)、图2 (B)，并结合图1㈧，本发明，即一种过流保护电路，它包括第 一至第四D触发器1至4、一高电平产生模块6、一滤波器7、一计时器8、第一或非门9、一与 门10和一计数判断模块11，其中，
高电平产生模块6的输出端分别与第一、第二 D触发器1、2的D输入端D连接；
滤波器7的输入端接收一外部过流检测信号0C(该外部过流检测信号OC为图 1 (A)中过流检测模块6’输出的信号)，其输出端与第一 D触发器1的时钟输入端CK连接；
第一 D触发器1的Q输出端Q分别与第一或非门9的一个输入端以及第三D触发 器3的清零端RB连接，其清零端RB与第二 D触发器2的Q输出端Q连接；
计时器8接收一外部时钟信号CLK，并分别向第二、第三D触发器2、3的时钟输入 端CK输出第一、第二方波脉冲信号T1、T2，且第一方波脉冲信号Tl的工作周期为外部时钟 信号CLK的时钟周期的16倍，第二方波脉冲信号Τ2的工作周期可根据需要设定；
第三D触发器3的Q非输出端QN分别与其D输入端D以及第四D触发器4的时 钟输入端CK连接；
第四D触发器4的清零端RB接收外部时钟信号CLK，其D输入端D与其Q非输出 端QN连接，其Q非输出端QN与第二 D触发器2的清零端RB连接，并通过一非门12与第一 或非门9的另一个输入端连接，且第四D触发器4的Q非输出端QN还依次通过两个非门12 与与门10的一个输入端连接；
与门10的另一个输入端接收外部关闭信号SHUTDOWN，其输出端与计时器8的复位 端RESET连接；
第一或非门9的输出端分别向外围输出管以及计数判断模块11输出一输出关断 控制信号C0NTR0L1 ；
计数判断模块11对输出关断控制信号C0NTR0L1跳变为高电平的次数进行计数， 并与一外部预设次数值比较，输出一芯片关断信号C0NTR0L2 ；具体来说计数判断模块11 包括若干个依次连接的第五D触发器5和第二、第三或非门13、14，其中，
每个第五D触发器5的清零端RB接收外部关闭信号SHUTDOWN，每个第五D触发 器5的Q非输出端QN分别与其D输入端D以及与该第五D触发器5相邻的一个第五D触 发器5的时钟输入端CK连接，位于首位的第五D触发器5的时钟输入端CK接收输出关断 控制信号C0NTR0L1，位于末位的第五D触发器5的Q非输出端QN通过一非门12与第二或非门13的一个输入端连接；
第二或非门13的另一个输入端与第三或非门14的输出端连接，其输出端与该第 三或非门14的一个输入端连接，并输出芯片关断信号C0NTR0L2，第三或非门14的另一个输 入端接收外部关闭信号SHUTDOWN。
本发明中的第一至第五D触发器1至5的清零端RB均为低电平有效，它们的时钟 输入端CK均为上升沿触发；高电平产生模块6在功放芯片电源稳定后输出高电平；滤波器 7对外部过流检测信号OC进行滤波处理，将可能出现的误触发信号过滤掉，通过调节滤波 器7的时间常数，可以改变对电压毛刺等误触发信号的过滤能力。
本发明的工作原理如下
设外部关闭信号SHUTDOWN为低电平时，计时器8重置，第一方波脉冲信号Tl为低 电平，本发明中省略了第一、第二D触发器1、2的上电重置电路部分，第一、第二D触发器1、 2上电重置后节点e、f处的电压为低电平；
当外部关闭信号SHUTDOWN跳变为高电平时，计时器8开始计时；当计时器8的第 一方波脉冲信号Tl，即节点g处的电压出现上升沿时，第二 D触发器2触发，节点e处的电 压跳变为高电平，从而使第一 D触发器1处于等待触发状态，而此时第一 D触发器1的触发 信号即为经过滤波器7处理的外部过流检测信号OC ；
当D类功放的输出级电流超过一定限度时，外部过流检测信号OC经过滤波处理以 后，仍然给出上升沿，从而触发第一D触发器1，节点f处的电压跳变为高电平，接着，输出关 断控制信号C0NTR0L1跳变为低电平，以控制D类功放的输出管等部分关断，从而结束大电 流的工作状态；
此时，第三D触发器3也处于待触发状态，等计时器8计时到设定值后，节点h处 的电压跳变为低电平；但是由于第四D触发器4在外部时钟信号CLK的控制下很快恢复高 电平，所以节点h处的电压为低电平的窄脉冲，这使得节点e处的电压跳变为低电平，从而 将节点f处的电压重置为低电平，最终输出关断控制信号C0NTR0L1跳变为高电平，D类功 放的输出管恢复工作；
此时，如果D类功放输出级电流处于正常范围，则芯片正常工作，如果输出管上再 次流过大电流，则再次进入过流保护状态。
如此过流检测到一次，则在计数判断模块11中累计(当输出关断控制信号 C0NTR0L1跳变为高电平时，第五D触发器5触发)，等到达设定次数时(第五D触发器5的 个数根据预设次数值设计)，则芯片关断信号C0NTR0L2跳变为低电平，以控制整个功放电 路芯片关断，除非再次出现外部关闭信号SHUTDOWN，否则芯片关断信号C0NTR0L2将一直保 持为低电平，芯片保持为关断状态。
综上所述，本发明不仅实现了对D类功放芯片的过流保护，还解决了 D类功放芯片 工作过程中可能引起的过流保护误操作问题，并以限制过流检测次数的方式减少功放芯片 被大电流烧坏的可能，提高功放芯片的使用寿命。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上 述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本 发明将以所附权利要求书界定的范围作为本发明的保护范围。
权利要求
1.一种过流保护电路，其特征在于，所述过流保护电路包括第一至第四D触发器、一高 电平产生模块、一滤波器、一计时器、第一或非门、一与门和一计数判断模块，其中，所述高电平产生模块的输出端分别与所述第一、第二 D触发器的D输入端连接；所述滤波器的输入端接收一外部过流检测信号，其输出端与所述第一 D触发器的时钟 输入端连接；所述第一D触发器的Q输出端分别与所述第一或非门的一个输入端以及所述第三D触 发器的清零端连接，其清零端与所述第二 D触发器的Q输出端连接；所述计时器接收一外部时钟信号，并分别向所述第二、第三D触发器的时钟输入端输 出第一、第二方波脉冲信号；所述第三D触发器的Q非输出端分别与其D输入端以及所述第四D触发器的时钟输入 端连接；所述第四D触发器的清零端接收所述外部时钟信号，其D输入端与其Q非输出端连接， 其Q非输出端与所述第二 D触发器的清零端连接，并通过一非门与所述第一或非门的另一 个输入端连接，且所述第四D触发器的Q非输出端还依次通过两个非门与所述与门的一个 输入端连接；所述与门的另一个输入端接收一外部关闭信号，其输出端与所述计时器的复位端连接；所述第一或非门的输出端分别向外围输出管以及所述计数判断模块输出一输出关断 控制信号；所述计数判断模块对所述输出关断控制信号跳变为高电平的次数进行计数，并与一外 部预设次数值比较，输出一芯片关断信号。
2.根据权利要求1所述的过流保护电路，其特征在于，所述计数判断模块包括若干个 依次串联的第五D触发器和第二、第三或非门，其中，所述每个第五D触发器的清零端接收所述外部关闭信号，所述每个第五D触发器的Q 非输出端分别与其D输入端以及与该第五D触发器相邻的一个第五D触发器的时钟输入端 连接，位于首位的第五D触发器的时钟输入端接收所述输出关断控制信号，位于末位的第 五D触发器的Q非输出端通过一非门与所述第二或非门的一个输入端连接；所述第二或非门的另一个输入端与所述第三或非门的输出端连接，其输出端与该第三 或非门的一个输入端连接，并输出所述芯片关断信号，所述第三或非门的另一个输入端接 收所述外部关闭信号。
3.根据权利要求1或2所述的过流保护电路，其特征在于，所述第一方波脉冲信号的周 期为所述外部时钟信号的周期的16倍。
全文摘要
本发明涉及一种过流保护电路，它包括第一至第四D触发器、一高电平产生模块、一滤波器、一计时器、第一或非门、一与门和一计数判断模块，其中，所述高电平产生模块的输出端分别与所述第一、第二D触发器的D输入端连接；所述滤波器的输入端接收一外部过流检测信号，其输出端与所述第一D触发器的时钟输入端连接。本发明不仅实现了对D类功放芯片的过流保护，还解决了D类功放芯片工作过程中可能引起的过流保护误操作问题，并以限制过流检测次数的方式减少功放芯片被大电流烧坏的可能，提高功放芯片的使用寿命。
文档编号H02H3/08GK102035190SQ20101060245
公开日2011年4月27日 申请日期2010年12月23日 优先权日2010年12月23日
发明者赵海亮 申请人:上海贝岭股份有限公司