多输出电源装置及使用了它的电气设备的制作方法

专利名称：多输出电源装置及使用了它的电气设备的制作方法
技术领域：
本发明涉及生成多个输出电压的多输出电源装置以及使用了它的电气设备。
背景技术：
图19是表示需要多个驱动电压的系统的一个以往例子的方框图。本以往例子的系统具有生成输出电压OUTl的第1电源装置101 ；生成输出电压0UT2的第2电源装置 102 ；接受电源OUTl的供给而动作的控制装置200 ；以及接受输出电压0UT2的供给而动作的被控制装置300。再有，在专利文献1中，由本申请人公开并提出了多通道(channel)的负载驱动装置，其包括了对多个负载分别供给驱动电流的多个驱动器电路，负载驱动装置的特征在于， 在上述多个驱动器电路中，至少一个驱动器电路不仅在自身发生了异常时，还在其他的驱动器电路发生了异常时，都限制或停止自身的输出动作。现有技术文献专利文献专利文献1 特开2007-306637号公报

发明内容
发明要解决的课题如上所述，在需要多个驱动电压(在图19中，供给到控制装置200的输出电压 OUTl、以及供给到被控制装置300的输出电压0UT2)的以往系统中，作为生成上述多个驱动电压的装置，大多单个地设置相互独立动作的电源装置(在图19中，为第1电源装置101 和第2电源装置102)。于是，在第1电源装置101和第2电源装置102各自独立地动作的系统中，不能进行第1电源装置101和第2电源装置102之间的相互协同动作。因此，例如，即使在第1电源装置101的输出电压OUTl上发生接地故障(ground fault)等的异常，控制装置200陷入了不能正常地控制被控制装置300的状态的情况下，第2电源装置102只要在自身的输出电压0UT2上不产生什么异常，就继续输出电压0UT2的输出，作为结果，导致被控制装置 300的异常动作。此外，在上述以往的系统中，若要实现第1电源装置101和第2电源装置102之间的相互协同动作，则需要复杂的软件控制或硬件的规模增大，所以现实上难以实现。再有，专利文献1的现有技术，在实现多个驱动器电路间异常发生时的相互协同动作方面，与本发明类似，但该现有技术终究以多通道的负载驱动装置为适用对象，不能直接适用于多输出电源装置，此外，对于被供给输出电压的控制装置和被控制装置之间的主从关系，在专利文献1中没有任何公开和论述，所以可以说本发明和专利文献1的现有技术是其本质性的结构明显不同的发明。鉴于上述问题，本发明的目的在于，提供能够进行多个电源电路间异常方式时的相互协同动作的多输出电源装置及使用了它的电气设备。用于解决课题的方案为了实现上述目的，本发明的多输出电源装置具有以下结构(第1结构)第一电源，输出第一输出电压；第二电源，输出第二输出电压；以及复位电路，检测所述第一输出电压的异常，输出使所述第二电源的输出动作强制性地停止的第一复位信号。再有，上述第1结构构成的多输出电源装置也可以为以下结构(第2结构)，还具有第三电源，其输出第三输出电压，所述复位电路检测所述第一输出电压和所述第三输出电压各自的异常，输出使所述第二电源的输出动作强制性地停止的所述第一复位信号。此外，上述第1结构构成的多输出电源装置也可以为以下结构(第3结构)，所述复位电路具有输出异常检测部分，根据所述第一输出电压，输出所述复位信号；以及定时器，在从输入所述第一复位信号起经过规定时间后，将第二复位信号输出到所述第一电源。此外，上述第1结构构成的多输出电源装置也可以为以下结构(第4结构)，还具有第一端子，其被输入规定的电压，所述复位电路在电源电压为所述规定的电压以下时，或检测出所述第一输出电压的异常时的任何一个时候，输出所述第一复位信号。此外，在上述第1结构构成的多输出电源装置中，也可以为以下结构(第5结构)， 所述复位电路在所述多输出电源装置的起动后，在所述第一输出电压达到规定的电压起经过规定时间后，输出所述第一复位信号，以使所述第二电源起动。此外，在上述第1结构构成的多输出电源装置中，也可以为以下结构(第6结构)， 所述规定时间为50ms。此外，在上述第1结构构成的多输出电源装置中，也可以为以下结构(第7结构)， 在所述输出异常检测部分中，还被输入所述第三输出电压，所述定时器还将所述第二复位信号输出到所述第三电源。此外，在上述第1结构构成的多输出电源装置中，也可以为以下结构(第8结构)， 所述第一电源和所述第三电源都是降压型DC/DC变换器，所述第二电源是升压型DC/DC变换器。此外，在上述第1结构构成的多输出电源装置中，也可以为以下结构(第9结构)， 所述第一电源、所述第二电源及所述第三电源都是同步整流型的DC/DC变换器。此外，上述第8结构构成的多输出电源装置也可以为以下结构(第10结构)，作为形成所述第一电源、所述第二电源及所述第三电源的电路元件，具有以下元件锯齿波生成电路，输出第一锯齿波、第二锯齿波和第三锯齿波；偏置电路，生成第一基准电压、第二基准电压及第三基准电压；第一误差放大器，放大所述第一输出电压和所述第一基准电压之间的误差；第一控制驱动部分，比较所述第一误差放大器的输出和所述第一锯齿波，基于该比较结果，输出所述第一输出电压；第二误差放大器，放大所述第二输出电压和所述第二基准电压之间的误差；第二控制驱动部分，比较所述第二误差放大器的输出和所述第二锯齿波， 基于该比较结果，输出所述第二输出电压；第三误差放大器，放大所述第三输出电压和所述第三基准电压之间的误差；以及第三控制驱动部分，比较所述第三误差放大器的输出和所述第三锯齿波，基于该比较结果，输出所述第三输出电压。此外，在上述第10结构构成的多输出电源装置中，也可以为以下结构(第11结构)，所述第一锯齿波和所述第三锯齿波相互反相。
此外，上述第1结构构成的多输出电源装置也可以为以下结构(第12结构)，还具有以下部分第四电源，即使在检测出所述第一电源的输出异常时，也继续自身的输出动作。此外，上述第1结构构成的多输出电源装置也可以为以下结构(第13结构)，还具有以下部分控制电路，被供给所述第一输出电压；以及被控制电路，被供给所述第二输出电压，由所述控制电路控制。此外，为了实现上述目的，本发明的多输出电源装置构成为具有以下结构(第14 结构)控制装置用电源电路，生成控制装置用的输出电压；被控制装置用电源电路，生成由所述控制装置控制的被控制装置用的输出电压；以及复位电路，在检测出所述控制装置用电源电路的输出异常时，使所述被控制装置用电源电路的输出动作强制性地停止。再有，在上述第14结构构成的多输出电源装置中，也可以为以下结构(第15结构)，所述控制装置用电源电路是将输入电压降压而生成所述控制装置用的输出电压的降压DC/DC变换器，所述被控制装置用电源电路是将所述输入电压升压而生成所述被控制装置用的输出电压的升压DC/DC变换器。此外，在上述第15结构构成的多输出电源装置中，也可以为以下结构(第16结构)，所述控制装置用电源电路构成为具有对形成所述控制装置的CPU输出第一输出电压的第一降压DC/DC变换器；以及对形成所述控制装置的存储器输出第二输出电压的第二降压DC/DC变换器，所述被控制装置用电源电路构成为具有对形成所述被控制装置的激光驱动器输出第三输出电压的升压DC/DC变换器。此外，在上述第16结构构成的多输出电源装置中，也可以为以下结构(第17结构)，所述复位电路在检测出第一降压DC/DC变换器及第二降压DC/DC变换器中的一方的输出异常的时刻，使所述升压DC/DC变换器的输出动作强制性地停止，在所述输出异常持续了规定期间的时刻，使第一降压DC/DC变换器及第二降压DC/DC变换器中的另一方的输出动作强制性地停止。此外，由上述第14项 第17项的任何一项构成的多输出电源装置也可以为以下结构(第18结构)构成为具有即使在检测出所述控制装置用电源电路的输出异常时，也继续自身的输出动作的负载用电源电路。此外，本发明的电气设备构成为具有以下结构(第19结构)上述第14项构成的多输出电源装置；从所述多输出电源装置接受电力供给并进行动作的控制装置；以及从所述多输出电源装置接受电力供给并进行动作，由所述控制装置控制的被控制装置。此外，上述第19结构构成的电气设备也可以为以下结构(第20结构)，具有受所述控制装置控制的电机驱动器；以及由所述电机驱动器驱动的主轴电机，所述被控制装置是读取由所述主轴电机旋转的盘的信息的拾取器(pickup)部分。发明效果根据本发明，可提供能够进行多个电源电路间异常方式时的相互协同动作的多输出电源装置及使用了它的电气设备。


图1是表示本发明的多输出电源装置的一实施方式的方框图。
图2是用于说明外部端子的功能的表。图3是表示一例连接到多输出电源装置1的元件的系统结构图。图4是用于说明使用了管脚11 (XENDWN)和管脚27 (ENUP)的关断控制的表。图5是表示复位电路40的一结构例子的方框图。图6A是表示VDCOl接地故障时的关断动作的电压波形图。图6B是表示VDC02接地故障时的关断动作的电压波形图。图7是表示多输出电源装置1的电特性的表。图8是表示各个输出电压的起动波形的定时(timing)图。图9是用于说明管脚27 (ENUP)产生的升压DC/DC变换器控制的定时图。图10是用于说明升压DC/DC变换器30的浪涌电流(inrush current)抑制功能的定时图。图11是表示过压静噪功能(overvoltage mute function)的动作时波形的定时图。图12A是表示热关断(thermal shutdown)时的降压DC/DC变换器10及20的输出状态的方框图。图12B是表示热关断时的升压DC/DC变换器30的输出状态的方框图。图13是用于说明升压DC/DC变换器30的过流检测动作的定时图。图14是用于说明降压DC/DC变换器10、20的过流检测动作的定时图(VDC01过流检测的情况)。图15是表示一例电流开关50的过流检测特性的图。图16是表示电流开关50的过流保护功能部分的一结构例子的方框图。图17是表示各个端子的输入输出等效电路的一览表。图18是表示对光盘装置的应用例子的方框图。图19是表示需要多个驱动电压的系统的一个以往例子的方框图。 图20是表示输出异常检测单元41的一结构例的方框图。标号说明1多输出电源装置2控制装置2a CPU2b存储器3被控制装置3a激光驱动器10 降压 DC/DC 变换器(输出 1. 0V/1. 5V)IlP沟道型MOS场效应晶体管(输出用开关)12N沟道型MOS场效应晶体管(同步整流用开关)13控制驱动部分14误差放大器15PWM 比较器16限流器部分
20降压DC/DC变换器(输出3. 3V)21P沟道型MOS场效应晶体管(输出用开关)22N沟道型MOS场效应晶体管(同步整流用开关)23控制驱动部分24误差放大器25PWM 比较器26限流器部分30升压DC/DC变换器31N沟道型MOS场效应晶体管(输出用开关)32P沟道型MOS场效应晶体管(同步整流用开关)33控制驱动部分34误差放大器35PWM 比较器36限流器部分40复位电路41输出异常检测部分411第1分压电路412第2分压电路413第1选择器414第2选择器415第1比较器416第2比较器417第3比较器418 “与”运算器42 定时器锁存部分(timer latch section)50电流开关51过流检测比较器52输出电压检测比较器60锯齿波生成电路70偏置电路81 86缓冲器90DSP9IRF 电路92拾取器部分93缓冲存储器94主轴电机95电机驱动器Ll L3 线圈Cl C8电容器
Rl R5电阻器Sffl Sff6 开关P背面焊盘(pad)
具体实施例方式图1是表示本发明的多输出电源装置的一实施方式的方框图。本实施方式的多输出电源装置1是将光盘设备或普通民用设备的电源周边部件集成在了一芯片上的多功能电源管理IC，构成为具有2通道的降压DC/DC变换器10及20 ； 1通道的升压DC/DC变换器 30 ；复位电路40 ；电流开关50 ；锯齿波生成电路60 ；偏置电路70 ；以及缓冲器81 86。根据本实施方式的多输出电源装置1，通过将上述电路元件集成在了一芯片上，可以有助于设置(set)电源部分的节省空间。如图1所示，降压DC/DC变换器10构成为具有P沟道型MOS (MetalOxide kmiconductor ；金属氧化物半导体)场效应晶体管11 (输出用开关)；N沟道MOS场效应晶体管12(同步整流用开关)；控制驱动部分13;误差放大器14;PWM(PulSe Width Modulation ；脉宽调制)比较器15 ；以及限流器16。此外，降压DC/DC变换器20构成为具有P沟道型MOS场效应晶体管21 (输出用开关)；N沟道型MOS场效应晶体管22 (同步整流用开关)；控制驱动部分23 ；误差放大器
24；PWM比较器25 ；以及限流器26。此外，升压DC/DC变换器30构成为具有N沟道型MOS场效应晶体管31 (输出用开关)；P沟道型MOS场效应晶体管32 (同步整流用开关)；控制驱动部分33 ；误差放大器 34 ；PWM比较器；35 ；以及限流器36。此外，多输出电源装置1构成为具有用于建立与装置外部之间的电连接的多个外部端子(管脚(Pin)I 观以及背面焊盘P)。图2是用于说明外部端子的功能的表。管脚I(PGND)是降压DC/DC变换器10使用的GND端子。管脚2(SELDC01)是降压DC/DC变换器10的输出切换端子。管脚3(PVCC1)是降压DC/DC变换器10使用的电源输入端子。管脚4 (AVCC)是模拟部分的电源输入端子。管脚5(PVCa)是降压DC/DC变换器20使用的电源输入端子。管脚6 (SELSQ)是降压DC/DC变换器10及20的起动顺序切换端子。管脚 7 (PGND2)是降压DC/DC变换器20使用的GND端子。管脚8 (DCSW2)是降压DC/DC变换器20 的开关转换端子。管脚9 (RESERVE)是备用端子。管脚10 (VDCC^)是降压DC/DC变换器20 的反馈端子。管脚ll(XENDWN)是降压DC/DC变换器10及20的启动(enable)端子。管脚 12 (SELRST)是复位电路40中的AVCC监视电压切换端子。管脚13 (RESERVE)是备用端子。 管脚14(DCSW3)是升压DC/DC变换器30的开关转换端子。管脚15(PGND3)是升压DC/DC 变换器30使用的GND端子。管脚16 (RESERVE)是备用端子。管脚17 (VDC03)是升压DC/ DC变换器30的输出端子。管脚18 (RESERVE)是备用端子。管脚19(FB!3)是升压DC/DC变换器30的误差放大器输入端子。管脚20 (AMP0UT3)是升压DC/DC变换器30的误差放大器输出端子。管脚21(AGND)是模拟部分的GND端子。管脚22 (CSWO)是电流开关50的输出端子。管脚23 (CSWI)是电流开关输入端子。管脚M(CSWON)是电流开关控制端子。管脚
25(XRESET)是复位输出端子。管脚沈(VDCOl)是降压DC/DC变换器10的反馈端子。管脚 27 (ENUP)是升压DC/DC变换器30的启动端子。管脚28 (DCSffl)是降压DC/DC变换器10的开关转换端子。背面焊盘(GND)是用于散热的GND焊盘。再有，管脚2、管脚6及管脚18都被连接到与多输出电源装置1同一基板上的电源或GND来使用。管脚9、管脚13及背面焊盘P都被连接到与多输出电源装置1同一基板使用的GND来使用。管脚16及管脚18被用于开路。管脚23被连接到与多输出电源装置 1同一基板上且与与VCC同电位的电源来使用。返回到图1，详细地说明多输出电源装置1内部的元件、电路块以及外部端子之间的相互连接关系。晶体管11的源极及背栅极(back gate)连接到管脚3。晶体管11的漏极连接到管脚观。晶体管11的栅极连接到控制驱动部分13。晶体管12的源极和背栅极连接到管脚1。晶体管12的漏极连接到管脚观。晶体管12的栅极连接到控制驱动部分13。误差放大器14的同相输入端(+)连接到管脚26。误差放大器14的反相输入端(_)连接到偏置电路70。PWM比较器15的同相输入端⑴连接到误差放大器14的输出端。PWM比较器15 的反相输入端(_)连接到锯齿波生成电路60的输出端。PWM比较器15的输出端连接到控制驱动部分13。限流器部分16检测在晶体管11的源极中流过的电流，并被连接，以将该检测结果传送到控制驱动部分13。晶体管21的源极及背栅极连接到管脚5。晶体管21的漏极连接到管脚8。晶体管21的栅极连接到控制驱动部分23。晶体管22的源极及背栅极连接到管脚7。晶体管 22的漏极连接到管脚8。晶体管22的栅极连接到控制驱动部分23。误差放大器M的同相输入端(+)连接到管脚10。误差放大器M的反相输入端(_)连接到偏置电路70。PWM比较器25的同相输入端⑴连接到误差放大器M的输出端。PWM比较器25的反相输入端 (-)连接到锯齿波生成电路60的反相输出端。PWM比较器25的输出端连接到控制驱动部分23。限流器部分沈检测在晶体管21的源极中流过的电流，并被连接，以将该检测结果传送到控制驱动部分23。晶体管31的源极及背栅极连接到管脚15。晶体管31的漏极连接到管脚14。晶体管31的栅极连接到控制驱动部分33。晶体管32的源极及背栅极连接到管脚17。晶体管32的漏极连接到管脚14。晶体管32的栅极连接到控制驱动部分33。误差放大器34的反相输入端(_)连接到管脚19。误差放大器M的同相输入端(+)连接到偏置电路70。误差放大器34的输出端连接到管脚20。PWM比较器35的反相输入端㈠连接到误差放大器 34的输出端。PWM比较器35的同相输入端⑴连接到锯齿波生成电路60的输出端。PWM 比较器35的输出端连接到控制驱动部分33。限流器部分36检测在晶体管31的源极中流过的电流，并被连接，以将该检测结果传送到控制驱动部分33。管脚2通过缓冲器81连接到PWM比较器15。管脚4连接到电源线。管脚6通过缓冲器82连接到偏置电路70。管脚11通过缓冲器83连接到偏置电路70。管脚12通过缓冲器84连接到复位电路40。管脚21连接到GND线。管脚22及管脚23连接到电流开关 50。管脚M通过缓冲器85连接到电流开关50。管脚25连接到复位电路40。管脚27通过缓冲器85连接到偏置电路70。图3是表示一例多输出电源装置1上外部连接的元件的系统结构图。如本图所示，在多输出电源装置1的外部，进行系统的构筑时，线圈Ll L3、电容器Cl C8、电阻器 Rl R5、以及开关SWl SW6被连接。
线圈Ll的一端连接到管脚28。线圈Ll的另一端连接到管脚沈和输出电压VDCOl 的输出端。线圈L2的一端连接到管脚8。线圈L2的另一端连接到管脚10和输出电压VDC02 的输出端。线圈L3的一端连接到管脚14。线圈L3的另一端连接到电源电压VCC的施加端。电容器Cl的一端连接到管脚3。电容器Cl的另一端连接到接地端。电容器C2的一端连接到管脚5。电容器C2的另一端连接到接地端。电容器C3的一端连接到线圈Ll 的另一端。电容器C3的另一端连接到接地端。电容器C4的一端连接到线圈L2的另一端。 电容器C4的另一端连接到接地端。电容器C5的一端连接到线圈L3的另一端。电容器C5 的另一端连接到接地端。电容器C6的一端连接到管脚17。电容器C6的另一端连接到接地端。电容器C7的一端连接到管脚17。电容器C7的另一端通过电阻器R4连接到管脚19。 电容器C8的一端连接到管脚20。电容器C8的另一端通过电阻器R3连接到管脚19。电阻器Rl的一端连接到管脚17。电阻器Rl的另一端连接到管脚19。电阻器R2 的一端连接到管脚19。电阻器R2的另一端连接到管脚21。电阻器R3的一端连接到管脚 19。电阻器R3的另一端连接到电容器C8的另一端。电阻器R4的一端连接到管脚19。电阻器R4的另一端连接到电容器C7的另一端。电阻器R5的一端连接到管脚25。电阻器R5 的另一端连接到电源电压VCC的施加端。开关SWl的公共端连接到管脚2。开关SWl的第1选择端(IV选择端)连接到电源电压VCC的施加端。开关SWl的第2选择端(1. 5V选择端)连接到接地端。开关SW2的公共端连接到管脚6。开关SW2的第1选择端(第1顺序(sequence)选择端)连接到电源电压VCC的施加端。开关SW2的第2选择端(第2顺序选择端)连接到接地端。开关SW3 的公共端连接到管脚11。开关SW3的第1选择端(导通(on)选择端)连接到电源电压VCC 的施加端。开关SW3的第2选择端(关断(off)选择端)连接到接地端。开关SW4的公共端连接到管脚12。开关SW4的第1选择端(3. 7V选择端)连接到接地端。开关SW4的第2 选择端(4. 2V选择端)连接到电源电压VCC的施加端。开关SW5的公共端连接到管脚M。 开关SW5的第1选择端(导通选择端)连接到电源电压VCC的施加端。开关SW5的第2选择端(关断选择端)连接到接地端。开关SW6的公共端连接到管脚27。开关SW6的第1 选择端(导通选择端)连接到电源电压VCC的施加端。开关SW6的第2选择端(关断选择端)连接到接地端。管脚1连接到接地端。管脚2连接到开关SWl的公共端。管脚3、管脚4及管脚5 都连接到电源电压VCC的施加端。管脚5连接到电容器Cl及电容器C2的各一端。管脚6 连接到开关SW2的公共端。管脚7连接到接地端。管脚8连接到线圈L2的一端。管脚9 连接到接地端。管脚10连接到输出电压VDC02的输出端。管脚11连接到开关SW3的公共端。管脚12连接到开关SW4的公共端。管脚13连接到接地端。管脚14连接到线圈L3 的一端。管脚15连接到接地端。管脚16被开路。管脚17连接到输出电压VDC03的输出端。管脚18被开路。管脚19连接到电阻器R3及电阻器R4的各一端。管脚20连接到电容器C8的一端。管脚21连接到电阻器R2的另一端。管脚22连接到电流开关输出CSWO 的输出端。管脚23连接到电源电压VCC的施加端。管脚M连接到开关SW5的公共端。管脚25连接到复位信号XRESET的输出端。管脚沈连接到输出电压VDCOl的输出端。管脚 27连接到开关SW6的公共端。管脚观连接到线圈Ll的一端。背面焊盘P连接到管脚21，另一方面还连接到接地端。管脚3 管脚5 —定要连接到基板上的电源。优选连接到管脚3 管脚5的布线粗短地布置(layout)，充分低地设计阻抗。管脚1、管脚7、管脚15及管脚21—定要连接到基板上的GND。优选连接到管脚1、管脚7、管脚15及管脚21的布线粗短地布置，充分低地设计阻抗。优选输出电压VDCOl从输出侧电容器C3的两端取出。优选输出电压VDC02从输出侧电容器C4的两端取出。优选输出电压VDC03从输出侧电容器C6的两端取出。由于降压DC/DC变换器10、降压DC/DC变换器20及升压DC/DC变换器30的性能都因基板图案 (pattern)和周边部件而受到影响，所以优选仔细研究周边电路的设计。就管脚3和管脚1 之间连接的旁路电容器Cl、管脚5和管脚7之间连接的旁路电容器C2以及升压用线圈L3 和管脚5之间连接的电容器C5来说，优选使用ESR(Equivalent Series Resistance ；等效串联电阻器)低的陶瓷电容器，并且尽可能配置在多输出电源装置1的附近。除此以外，优选线圈Ll L3和电容器Cl C8等外装部件尽可能配置在多输出电源装置1附近。特别地，就流过大电流的部件和布线来说，优选粗短地进行布线。此外，上述开关SWl SW6不必作为分立部件来准备，也可以从逻辑电路对各个管脚输入上述逻辑的控制信号。由上述结构构成的多输出电源装置1的第1优点是，内置可将1. OV输出和1. 5V 输出任意地切换的同步整流型的降压DC/DC变换器10。第2优点是，内置可进行3. 3V输出的同步整流型的降压DC/DC变换器20。第3优点是，内置同步整流型的升压DC/DC变换器30。第4优点是，降压DC/DC变换器10和降压DC/DC变换器20受到相互地反相开关转换控制，波纹(ripple)干扰受到抑制。第5优点是，降压DC/DC变换器10、降压DC/DC变换器20以及升压DC/DC变换器30都被进行高速开关转换控制(降压DC/DC变换器的工作频率2. OMHz (typ.)、升压DC/DC变换器的工作频率1. OMHz (typ.))，可以使用小型且便宜的线圈。第6优点是，内置软启动功能。第7优点是，除了内置限流器部分16、沈、36，对于降压DC/DC变换器10、降压DC/DC变换器20以及电流开关50，还内置短路保护功能。第8 优点是，内置降压DC/DC变换器10及20中各自包含的误差放大器14、24的相位补偿电路。 第9优点是，内置降压DC/DC变换器10及20的起动顺序切换功能。第10优点是，内置复位电路40。第11优点是，在复位电路40中，通过监视模拟电源电压AVCC、降压DC/DC变换器10的输出电压VDCOl以及降压DC/DC变换器20的输出电压VDC02，进行复位检测。第12 优点是，在复位电路40中，内置对复位延迟时间(50ms(typ.))进行计时的定时器电路。第 13优点是，内置电流开关50 (导通电阻器1. 0 Ω (typ.))。第14优点是，内置关断功能。下面，说明形成多输出电源装置1的各个块的动作。降压DC/DC变换器10及降压DC/DC变换器20分别是内置输出级功率MOS晶体管的双通道(channel)的同步整流型的降压DC/DC变换器。在管脚11 (XENDWN)被固定为低电平的状态下的电源接入时，以UVLO解除电压(3. 7V(typ.))开始动作，通过内置在多输出电源装置1中的软启动电路(图1中未图示，软启动期间1. Oms (typ.))，输出电压VDCOl、 VDC02按通过管脚6 (SELSQ)设定了的起动顺序被缓慢地上升。在电源接通后，在进行了使用了管脚11 (XENDWN)的导通/关断控制时，降压DC/DC变换器10及降压DC/DC变换器20 的起动动作也与上述同样。输出电压VDCOl在管脚2(SELDC01)是低电平的情况下成为1. 5V 输出，在高电平情况下成为1. OV输出。输出电压VDC02是固定3.3V。降压DV/DV变换器10及降压DV/DV变换器20在关断时停止开关转换，通过内置的电阻器进行放电。在降压DC/ DC变换器10及降压DC/DC变换器20中，如图3所示，需要规定的外装部件(线圈、输出电容器、旁路电容器)。升压DC/DC变换器30是内置了输出级功率MOS晶体管的同步整流型的升压DC/ DC变换器。在管脚27 (ENUP)被固定为高电平的情况下，升压DC/DC变换器30在确定了复位解除动作的时刻，即，管脚25(XRESET)从低电平被切换到高电平的时刻起，使内置的浪涌电流抑制功能在相当于5ms (typ.)期间有效，使输出电压VDC03缓慢地上升到电源电压 VCC的电位附近为止。然后，在经过了 1ms (typ.)后，升压DC/DC变换器30通过多输出电源装置1中内置的软启动电路，将输出电压VDC03缓慢地上升到输出电压设定值为止。在复位解除状态(管脚25 (XRESET)为高电平的状态)中，在进行了使用了管脚27 (ENUP)的导通/关断控制时，升压DC/DC变换器30的起动动作也与上述同样。浪涌电流抑制功能在起动时的负载电流为零时可获得最大限度的效果，所以优选在起动时，尽可能成为无输出电流的状态。升压DC/DC变换器30所使用的PWM信号的占空比在内部被设定，以使其被限制为80% (typ.)。此外，升压DC/DC变换器30在关断时，通过背栅极控制功能，从升压DC/DC 变换器30的输出端将负载完全地断开，通过内置的电阻器进行放电。在升压DC/DC变换器 30中，如图3所示，需要规定的外装部件(线圈、输出电容器、旁路电容器)。复位电路40为开路选择器输出形式，所以在作为复位信号XRESET的输出端子的管脚25上，如图3所示，需要连接上拉电阻器R5。上拉电阻器R5的值优选设定为在复位电路40的输出晶体管为导通状态时，该输出晶体管中流入的电流(吸收电流)的最大值不过大的电阻器值。在电源电压VCC为使用管脚12 (SELRST)设定的检测电压以下的情况、降压 DC/DC变换器10的输出电压VDCOl或降压DC/DC变换器20的输出电压VDC02的其中一个为设定了的检测电压以下的情况、以及指示了关断的情况中，在其中一个条件成立了的时刻，复位电路40将自身的输出晶体管导通而使复位信号XRESET为低电平。另一方面，对于复位解除动作，从电源电压VCC的起动检测、降压DC/DC变换器10及降压DC/DC变换器20 的起动检测、以及关断模式解除检测的全部条件成立了的时刻起，复位电路40开始多输出电源装置1中内置的定时器电路(图1中未图示)的计时，在经过50ms (typ.)后为了解除复位状态，将自身的输出晶体管导通而使复位信号XRESET为高电平。电流开关50在管脚M (CSWON)为高电平时，使内置的开关元件(PM0S晶体管)为导通状态。另一方面，电流开关50在管脚M(CSWON)为低电平时，使内置的开关元件为关断状态，通过内置的电阻器进行放电。再有，电流开关50在管脚23 (CWSI)侧用于连接电源电压VCC，在管脚M (CSWO)侧用于连接负载。此外，多输出电源装置1具备保护IC过流和输出短路的过流/短路保护功能，防止IC热损坏的热关断功能，防止过压造成的IC的误动作的过压静噪功能，防止欠压造成的 IC的误动作的UVLO功能，强制性地停止DC/DC变换器的输出动作的关断功能，以及切换降压DC/DC变换器的起动顺序的起动顺序切换功能。关于过流/短路保护功能，对于在升压DC/DC变换器30的NMOS晶体管31中流过的电流，多输出电源装置1内置过流保护电路(限流器部分36)。此外，对于在降压DC/DC 变换器10的PMOS晶体管11中流过的电流及在降压DC/DC变换器20的PMOS晶体管21中流过的电流，多输出电源装置1内置过流保护电路(限流器部分16、26)。此外，对于电流开关50中流过的电流，多输出电源装置1内置过流保护电路(图1中未图示)。此外，多输出电源装置1内置用于检测降压DC/DC变换器10、降压DC/DC变换器20及电流开关50的输出短路的短路保护电路(图1中未图示)。关于UVLO功能，在多输出电源装置1中，在电源电压VCC为3. 6V(typ.)的情况下，具有用于防止欠压造成的IC的误动作的关断功能。再有，在电源电压VCC返回到 3. 7V(typ.)以上时，多输出电源装置1将关断功能解除并再次起动。关于关断功能，多输出电源装置1可使用管脚ll(XENDWN)和管脚27 (ENUP)，对 DC/DC变换器10 30的降压动作和升压动作分别单个地关断控制。图4是用于说明使用了管脚ll(XENDWN)和管脚27 (ENUP)的关断控制的表。在管脚ll(XENDWN)为降压动作的关断逻辑(高电平)，管脚27 (ENUP)为升压动作的关断逻辑(低电平)的情况下，IC整体为关断模式。在使用管脚ll(XENDWN)和管脚27 (ENUP)进行上述关断控制的情况下，优选将关断区间(管脚11 (XENDWN)的高电平区间，管脚27 (ENUP)的低电平区间)设为100 μ S。 但是，在从复位电路40输出的复位信号XRESET被设为了低电平(复位状态)时，不依赖于管脚ll(XENDWN)及管脚27 (ENUP)的逻辑而强制性地停止降压动作及升压动作。关于起动顺序切换功能，多输出电源装置1可使用管脚6 (SELSQ)，切换降压DC/DC 变换器10和降压DC/DC变换器20的起动顺序(参照后面的图8)。在管脚6 (SELSQ)为低电平时，输出电压VDCOl和输出电压VDC02同时地开始起动(同比率起动)。在管脚6 (SELSQ) 为高电平时，首先仅输出电压VDCOl开始起动，从输出电压VDCOl达到了 1. 3V(1. 5V输出设定时)或0.8V(1.0V输出设定时)的时刻起，输出电压VDC02开始起动。另一方面，有关关断动作，不依赖于管脚6 (SELSQ)的逻辑，输出电压VDCOl和输出电压VDC02在同一定时被关断。再有，关断需要的时间根据负载的状态来决定。下面，对于多个电源电路间的异常发生时的相互协同动作，进行详细的说明。图5 是表示复位电路40的一结构例子的方框图。再有，在图5中，作为需要多个驱动电压的系统的一例，描述了电气设备(例如光盘设备)，它构成为具有多输出电源装置1 ；从多输出电源装置1接受电力供给并进行动作的控制装置2 ；以及从多输出电源装置1接受电力供给并进行动作，由控制装置2控制的被控制装置3。作为生成控制装置2使用的输出电压的控制装置用电源电路，本实施方式的多输出电源装置1构成为具有将输出电压VDCOl输出给形成控制装置2的CPU (Central Processing Unit) 2a的降压DC/DC变换器10 ；以及将输出电压VDC02输出给形成控制装置2的存储器2b的降压DC/DC变换器20。此外，作为生成由控制装置2控制的被控制装置 3使用的输出电压的被控制装置用电源电路，本实施方式的多输出电源装置1构成为具有 将输出电压VDC03输出给形成被控制装置3的激光驱动器3a的升压DC/DC变换器30。而且，本实施方式的多输出电源装置1构成为具有在检测出上述控制装置用电源电路(降压 DC/DC变换器10及降压DC/DC变换器20的其中一方)的输出异常时，强制性地停止被控制装置用电源电路(升压DC/DC变换器30)的输出动作的复位电路40。如图5所示，复位电路40构成为具有输出异常检测部分41以及定时器锁存部分 42。输出异常检测部分41检测输出电压VDCOl及输出电压VDC02的输出异常(例如接地故障)并生成复位信号XRESET。复位信号XRESET是正常时为高电平，异常时为低电平的二值信号。定时器锁存部分42在复位信号XRESET在规定时间tm(例如，1. 5ms (typ.))都维
15持了低电平时，将该逻辑电平锁存并输出。再有，复位信号XRESET直接输入到升压DC/DC 变换器30的关断控制端子，定时器锁存部分42的输出信号输入到降压DC/DC变换器10及降压DC/DC变换器20的各个关断控制端子。图20是表示输出异常检测部分41的一结构例子的方框图。本结构例子中示出的输出异常检测部分41具有第1分压电路411 ；第2分压电路412 ；第1选择器413 ；第2选择器414 ；第1比较器415 ；第2比较器416 ；第3比较器417 ；以及“与”运算器418。第1分压电路411将电源电压VCC按第1分压比分压而生成第1分压电压VI。第2分压电路412将电源电压VCC按与第1分压比不同的第2分压比分压而生成第2分压电压V2。第1选择器413基于对管脚12 (SELRST)的输入信号，将第1分压电压Vl和第2 分压电压V2的其中一个作为电源监视电压V3选择输出。第2选择器414基于对管脚2(SELDC01)的输入信号，将第1目标电压Va(例如 1. 0V)和第2目标电压Vb (例如1. 5V或1. 2V)的其中一个作为第2阈值电压Vth2选择输
出ο第1比较器415将输入到同相输入端⑴的电源监视电压V3和输入到反相输入端㈠的第1阈值电压Vthl进行比较并生成信号Si。再有，如果电源监视电压V3高于第 1阈值电压Vthl，则信号Sl为高电平，如果电源监视电压V3低于第1阈值电压Vthl，则信号Sl为低电平。第2比较器416将输入到同相输入端(+)的输出电压VDCOl和输入到反相输入端 ㈠的第2阈值电压Vth2进行比较并生成信号S2。再有，如果输出电压VDCOl高于第2阈值电压Vth2，则信号S2为高电平，如果输出电压VDCOl低于第2阈值电压Vth2，则信号S2 为低电平。第3比较器417将输入到同相输入端⑴的输出电压VDC02和输入到反相输入端 ㈠的第3阈值电压Vth3进行比较并生成信号S3。再有，如果输出电压VDC02高于第3阈值电压Vth3，则信号S3为高电平，如果输出电压VDC02低于第3阈值电压Vth3，则信号S2 为低电平。“与”运算器418上，除了被输入信号Sl S3，还从偏置电路70输入在其动作时为高电平、在关断时为低电平的信号S4，将这些信号Sl S4的“与”作为复位信号XRESET 输出。即，如果信号Sl S4的至少其中一个为低电平，则复位信号XRESET为低电平，仅在信号Sl S4全部为高电平时，复位信号XRESET为高电平。通过上述结构构成的输出异常检测部分41的动作，如上所述，在电源电压VCC为使用管脚12 (SELRST)设定的检测电压以下的情况、降压DC/DC变换器10的输出电压VDCOl 或降压DC/DC变换器20的输出电压VDC02的其中一个为设定了的检测电压以下的情况、以及指示了关断的情况中，在其中一个条件成立了的时刻，复位电路40使复位信号XRESET为低电平。以下，对于上述复位电路40的动作中，特别是在输出电压VDCOl或输出电压VDC02 上发生了异常的情况下的复位电路40的动作，参照图6A及图6B详细地说明。图6A是表示输出电压VDCOl发生了接地故障的情况的关断动作的电压波形图，图6B是表示输出电压VDC02发生了接地故障的情况的关断动作的电压波形图。再有，在图6A和图6B的任何一个中，从上起顺序地描绘了输出电压VDCOl、输出电压VDC02、复位信号XRESET、输出电压 VDC03以及电流开关输出电压CSWO的电压波形。如图6A所示，复位电路40在检测出输出电压VDCOl的接地故障的时刻，将复位信号XRESET下降到低电平，强制性地停止升压DC/DC变换器30的输出动作。此外，复位电路 40在输出电压VDCOl的接地故障持续了规定期间tm的时刻，使定时器锁存部分42的输出信号为低电平，也强制性地停止降压DC/DC变换器20的输出动作。同样地，如图6B所示，复位电路40在检测出输出电压VDC02的接地故障的时刻， 将复位信号XRESET下降到低电平，强制性地停止升压DC/DC变换器30的输出动作。此外， 复位电路40在输出电压VDCOl的接地故障持续了规定期间tm的时刻，使定时器锁存部分 42的输出信号为低电平，也强制性地停止降压DC/DC变换器20的输出动作。于是，根据本实施方式的多输出电源装置1，在供给到控制装置2的输出电压 VDCOl及输出电压VDC02的其中一方发生了接地故障等的异常的情况下，控制装置2鉴于有不能控制被控制装置3的顾虑，即使在供给到被控制装置3的输出电压VDC03未发生任何异常的情况下，也通过立即停止升压DC/DC变换器30的输出动作，并将向被控制装置3的电力供给断路，可防患于未然地避免被控制装置3的异常动作以及伴随它的异常发热或起火和冒烟等。另一方面，关于降压DC/DC变换器10和降压DC/DC变换器20之间的异常发生时的相互协同动作，如前面说明过的那样，形成仅在一方的输出异常持续了规定期间tm时， 进行另一方的关断的结构。通过形成这样的结构，可提高异常发生时的系统的稳定性。S卩，就向从升压DC/DC变换器30接受输出电压VDC03的供给而进行动作的被控制装置3的电力供给来说，本实施方式的多输出电源装置1形成将系统的安全性提高优先， 在异常检测时立即停止该电力供给的结构，此外，就向从降压DC/DC变换器10及降压DC/ DC变换器20分别接受输出电压VDCOl及输出电压VDC02的供给而进行动作的控制装置2 的电力供给来说，形成将系统的稳定性提高优先，在异常检测状态持续了规定期间tm的时刻，停止该电力供给的结构。通过这样的结构，可兼顾系统的安全性提高和稳定性提高。如上所述，根据本实施方式的多输出电源装置1，使用包括了输出异常检测部分 41的复位电路40，从而可实现多个电源电路间的异常发生时的相互协同动作。因此，如果是使用了本实施方式的多输出电源装置1的系统，则配套(set)构筑时的风险回避容易，此外，可降低作为配套整体的缺陷(claim)发生率。此外，如果是使用了本实施方式的多输出电源装置1的系统，则实现在多个电源电路间的异常发生时的相互协同动作时，从而不需要配套上的复杂的软件控制和硬件的规模增大，所以不导致配套的成本上升即可。此外，即使在降压DC/DC变换器10或降压DC/DC变换器20的输出异常被检测出的情况下，本实施方式的多输出电源装置1也构成为具有电流开关50作为继续自身的输出动作的负载用电源电路(参照图6A及图6B的电流开关输出电压CSW0)。通过形成这样的结构，对于不受到来自控制装置2的控制的负载，可以继续来自多输出电源装置1的电力供给，所以不全部停止系统的动作即可。图7是表示多输出电源装置1的电特性的表。再有，只要不特别地指定，则PVCCl =PVCC2 = AVCC = 5. 0、Ta = 25°C。下面，对于多输出电源装置1的起动动作，参照图8详细地说明。图8是表示各个输出电压的起动波形的定时图。在VCC造成的起动(ENUP =高电平、XENDffN =低电平、CSffON =高电平)的情况下，从VCC达到了 UVLO解除电压(3. 7V(typ.))的时刻起，降压DC/DC变换器10及20和电流开关50首先开始起动。然后，从50ms(typ.)后的复位解除时刻(复位信号XRESET从低电平切换到高电平的时刻)起，升压DC/DC变换器30开始起动。此外， 在因任何原因发生VCC电压的下降或降压DC/DC变换器10、20的输出下降，关断动作造成的复位被检测出的时刻(复位信号XRESET从高电平切换到低电平的时刻)，升压DC/DC变换器30强制性地向关断动作移动。接着，有关管脚27 (ENUP)产生的升压DC/DC变换器控制，参照图9详细地说明。图 9是用于说明管脚27 (ENUP)产生的升压DC/DC变换器控制的定时图。在使用管脚27 (ENUP) 控制升压DC/DC变换器30的情况下，复位信号XRESET维持为低电平的区间维持使用了管脚27 (ENUP)的控制无效，升压DC/DC变换器30被强制性地关断的状态。S卩，管脚27 (ENUP) 用于复位信号XRESET从低电平上升到高电平，复位状态被解除后，想以任意的定时控制升压DC/DC变换器30的情况。接着，有关升压DC/DC变换器30的浪涌电流抑制功能，参照图10详细地说明。图 10是用于说明升压DC/DC变换器30的浪涌电流抑制功能的定时图。在升压DC/DC变换器 30的起动时，直至开始开关转换为止输出电压VDC03 —定产生从OV上升到电源电压VCC 附近为止的动作。在本实施方式的多输出电源装置1中，从升压DC/DC变换器30的起动开始时刻起，内置的浪涌电流抑制功能在5ms(typ.)间有效，如图10所示，通过使输出电压 VDC03缓慢地上升而抑制浪涌电流。在浪涌电流抑制区间的1ms (typ.)后软启动开始(等待)区间结束，通过本实施方式的多输出电源装置1中内置的软启动电路，输出电压VDC03 缓慢地上升到以设定电阻器比决定的电压值。浪涌电流抑制功能在起动时的负载电流为零时具有最大的效果，所以优选起动时尽可能为无输出电流的状态。接着，有关过压静噪功能及UVLO功能，参照图11详细地说明。图11是表示过压静噪功能作用时波形的定时图。再有，在图11中，描绘了 ENUP = CSffON =高电平、XENDWN =SELSQ =低电平的情况。在过压静噪功能起作用了的情况下，升压DC/DC变换器30的输出、降压DC/DC变换器10、20的输出、电流开关50的输出都被关断，通过多输出电源装置1 中内置的电阻器，进行放电。此外，在UVLO功能也起作用了的情况下，成为与过压静噪功能同样的作用。接着，有关热关断功能，参照图12A及图12B详细地说明。图12A是表示热关断时的降压DC/DC变换器10、20的输出状态的方框图，图12B是表示热关断时的升压DC/DC变换器30的输出状态的方框图。如图12A所示，在热关断动作时，降压DC/DC变换器10、20 的DCSW1、DCSW2都为高阻抗状态。此外，如图12B所示，在热关断动作时，在形成升压DC/ DC变换器30的功率晶体管中，成为PMOS晶体管32为导通，NMOS晶体管31为截止的状态。 再有，关于电流开关50的CSW0，成为与关断同样的动作。接着，有关升压DC/DC变换器30的过流保护功能，参照图13详细地说明。图13 是用于说明升压DC/DC变换器30的过流检测动作的定时图。在升压DC/DC变换器30中， 监视NMOS晶体管31中流过的电流，在过流时(3.0A(typ.))时使NMOS晶体管31为截止状态。检测到过流时，NMOS晶体管31为截止状态，再次动用软启动功能并返回到通常动作。此外，在从第1次检测到过流起llms(typ.)以内检测到第2次过流时，在从第1次过流检测起llms(typ.)后PMOS晶体管32导通，NMOS晶体管31截止的状态下开始进行锁存 (latching)。降压DC/DC变换器10、20的输出动作或电流开关50的输出动作，无论升压 DC/DC变换器30的过流检测动作如何，都继续各自的动作。锁存状态通过进行电源再接入或用ENUP端子进行关断而被解除，升压DC/DC变换器30复原。接着，有关降压DC/DC变换器10、20的过流保护功能，参照图14详细地说明。图 14是用于说明降压DC/DC变换器10、20的过流检测动作的定时图(VDC01过流检测的情况)。过流检测时(1.5ΑαΥρ.))、2.0μ8的期间，从PVCC向输出电容器的充电被禁止。过流检测状态持续1. 5ms (typ.)的期间时，短路保护电路动作并开始进行锁存，降压DC/DC变换器10、20的输出停止开关转换(DCSW1 = 0V、DCSW2 = 0V)。此外，电流开关50的输出， 无论降压DC/DC变换器10、20的过流检测动作如何，都继续其动作。另一方面，升压DC/DC 变换器30因降压DC/DC变换器10、20的输出下降造成的复位检测而转移到关断动作。通过再次进行电源接入或进行通过XENDWN端子的关断，上述锁存状态被解除，各个降压DC/ DC变换器10、20复原。接着，有关电流开关50的过流保护功能，参照图15及图16详细地说明。图15是表示一例电流开关50的过流检测特性的图。图16是表示电流开关50的过流保护功能部分的一结构例子的方框图。在CSWO端子上发生了过流的情况下，多输出电源装置1内部的过流检测比较器51进行动作，将输出中流过的电流量限制为ILIMK= (TBD)mA (typ.))。输出电压为输出电压检测比较器52的阈值VTH以下时，将限幅电流值进一步限制为ILIM2(= (TBD) mA (typ.))。升压DC/DC变换器30和降压DC/DC变换器10、20，无论该过流保护电路的动作如何，都继续各自的动作。图17是表示各个端子的输入输出等效电路的一览表。图18是表示对光盘装置的应用例子的方框图。本结构例子的光盘装置除了具有 DSP (Digital Signal Processor ；数字信号处理器)90、RF (RadioFrequency ；射频)电路 91、拾取器部分92、缓冲存储器93、主轴电机94、以及电机驱动器95，还使用本实施方式的多输出电源装置1，作为用于统一管理DSP90、RF电路91及拾取器部分92的电源的一芯片电源IC0再有，降压DC/DC变换器10、20的输出电压分别用作DSP电源及RF电源，升压DC/ DC变换器30的输出电压用作拾取器电源。通过形成这样的结构，可以防止拾取器部分92的误动作或激光芯片的损坏。此外，通过部件件数的削减，可以有助于小型化和节省空间。此外，通过抑制升压DC/DC的浪涌电流，可以防止起动不良。再有，本发明的结构，除了上述实施方式，还可在不脱离发明的主旨的范围内添加各种各样的变更。例如，在上述实施方式中，作为IC中内置的多个电源电路，将同步整流型的降压DC/DC变换器和升压DC/DC变换器或者电流开关列举为例进行了说明，但本发明的结构不限于此，也可以使用串联调节器(series regulator)或电荷泵等的电源电路，此外， IC上内置的电源电路的个数也是任意的。工业实用性本发明在提高需要多个驱动电压的系统(例如，光盘设备或普通民用设备)的安全性上是有用的技术。
权利要求
1.一种多输出电源装置，具有以下部分 第一电源，输出第一输出电压；第二电源，输出第二输出电压；以及复位电路，检测所述第一输出电压的异常，输出使所述第二电源的输出动作强制性地停止的第一复位信号。
2.如权利要求1所述的多输出电源装置，还具有 第三电源，输出第三输出电压，所述复位电路检测所述第一输出电压和所述第三输出电压各自的异常，输出使所述第二电源的输出动作强制性地停止的所述第一复位信号。
3.如权利要求1所述的多输出电源装置， 所述复位电路包括以下部分输出异常检测部分，根据所述第一输出电压，输出所述复位信号；以及定时器，在从输入所述第一复位信号起经过规定时间后，将第二复位信号输出到所述第一电源。
4.如权利要求1所述的多输出电源装置，还具有 第一端子，其被输入规定的电压，所述复位电路在电源电压为所述规定的电压以下时，或检测出所述第一输出电压的异常时的任何一个时候，输出所述第一复位信号。
5.如权利要求1所述的多输出电源装置，所述复位电路在所述多输出电源装置的起动后，在所述第一输出电压达到规定的电压起经过规定时间后，输出所述第一复位信号，以使所述第二电源起动。
6.如权利要求5所述的多输出电源装置， 所述规定时间为50ms。
7.如权利要求3所述的多输出电源装置，在所述输出异常检测部分中，还被输入所述第三输出电压， 所述定时器还将所述第二复位信号输出到所述第三电源。
8.如权利要求2所述的多输出电源装置，所述第一电源和所述第三电源都是降压型DC/DC变换器， 所述第二电源是升压型DC/DC变换器。
9.如权利要求8所述的多输出电源装置，所述第一电源、所述第二电源及所述第三电源都是同步整流型的DC/DC变换器。
10.如权利要求8所述的多输出电源装置，作为形成所述第一电源、所述第二电源及所述第三电源的电路元件，具有以下元件 锯齿波生成电路，输出第一锯齿波、第二锯齿波和第三锯齿波； 偏置电路，生成第一基准电压、第二基准电压及第三基准电压； 第一误差放大器，放大所述第一输出电压和所述第一基准电压之间的误差； 第一控制驱动部分，比较所述第一误差放大器的输出和所述第一锯齿波，基于该比较结果，输出所述第一输出电压；第二误差放大器，放大所述第二输出电压和所述第二基准电压之间的误差；第二控制驱动部分，比较所述第二误差放大器的输出和所述第二锯齿波，基于该比较结果，输出所述第二输出电压；第三误差放大器，放大所述第三输出电压和所述第三基准电压之间的误差；以及第三控制驱动部分，比较所述第三误差放大器的输出和所述第三锯齿波，基于该比较结果，输出所述第三输出电压。
11.如权利要求10所述的多输出电源装置， 所述第一锯齿波和所述第三锯齿波相互反相。
12.如权利要求1所述的多输出电源装置，还具有以下部分第四电源，即使在检测出所述第一电源的输出异常时，也继续自身的输出动作。
13.如权利要求1所述的多输出电源装置，还具有以下部分 控制电路，被供给所述第一输出电压；以及被控制电路，被供给所述第二输出电压，由所述控制电路控制。
14.一种多输出电源装置，其特征在于，包括控制装置用电源电路，生成控制装置用的输出电压；被控制装置用电源电路，生成由所述控制装置控制的被控制装置用的输出电压；以及复位电路，在检测出所述控制装置用电源电路的输出异常时，使所述被控制装置用电源电路的输出动作强制性地停止。
15.如权利要求14所述的多输出电源装置，其特征在于，所述控制装置用电源电路是将输入电压降压而生成所述控制装置用的输出电压的降压DC/DC变换器，所述被控制装置用电源电路是将所述输入电压升压而生成所述被控制装置用的输出电压的升压DC/DC变换器。
16.如权利要求15所述的多输出电源装置，其特征在于，所述控制装置用电源电路构成为具有对形成所述控制装置的CPU输出第一输出电压的第一降压DC/DC变换器；以及对形成所述控制装置的存储器输出第二输出电压的第二降压DC/DC变换器，所述被控制装置用电源电路构成为具有对形成所述被控制装置的激光驱动器输出第三输出电压的升压DC/DC变换器。
17.如权利要求16所述的多输出电源装置，其特征在于，所述复位电路在检测出第一降压DC/DC变换器及第二降压DC/DC变换器中的一方的输出异常的时刻，使所述升压DC/DC变换器的输出动作强制性地停止，在所述输出异常持续了规定期间的时刻，使第一降压DC/DC变换器及第二降压DC/DC变换器中的另一方的输出动作强制性地停止。
18.如权利要求14 权利要求17的任何一项所述的多输出电源装置，其特征在于， 构成为具有即使在检测出所述控制装置用电源电路的输出异常时，也继续自身的输出动作的负载用电源电路。
19.一种电气设备，其特征在于，构成为具有 权利要求14所述的多输出电源装置；从所述多输出电源装置接受电力供给并进行动作的控制装置；以及从所述多输出电源装置接受电力供给并进行动作，由所述控制装置控制的被控制装置。
20.如权利要求19所述的电气设备，还具有 受所述控制装置控制的电机驱动器；以及由所述电机驱动器驱动的主轴电机，所述被控制装置是读取由所述主轴电机旋转的盘的信息的拾取器部分。
全文摘要
本发明的多输出电源装置(1)具有输出第一输出电压(VDCO1)的第一电源(10)；输出第二输出电压(VDCO3)的第二电源(30)；以及检测第一输出电压(VCDO1)的异常，并输出将第二电源(30)的输出动作强制性地停止的第一复位信号(XRESET)的复位电路(40)。
文档编号H02M3/155GK102349224SQ20108001119
公开日2012年2月8日 申请日期2010年2月23日 优先权日2009年3月13日
发明者冈本勇次郎, 永里政嗣 申请人:罗姆股份有限公司