功率因数校正电路的制作方法

专利名称：功率因数校正电路的制作方法
技术领域：
各个实施例一般涉及功率因数校正电路。此外，各个实施例涉及交错转换器的功率因数校正电路。
背景技术：
现今，用于功率因数校正(以下为PFC)的电路在电流和/或电压转换器中起到重要作用。对于小到中功率范围(例如25 W至150 W)，通常使用对三角形的电流有效的功率因数校正器，其中在每个开关周期中完全释放电感器中存储的磁能，并在完全释放磁能之后立即发起新的开关周期，这可以经由电感器的辅助线圈而检测到。依赖于三角形电流的 功率因数校正器的优势在于整流器中的电流改变的相对慢的速率，这使得可以使用不昂贵的整流二极管。然而，所涉及的缺陷在于可变的操作频率以及输入电流的较高波纹。后一种问题可以通过使用对梯形的电流有效的功率因数校正器而解决，该功率因数校正器大多用于150W与500W之间的功率范围。操作频率通常是固定的，并由时钟发生器设置。使用对梯形的电流有效的功率因数校正器的主要缺点在于需要使用相对昂贵的快速整流二极管。为了实现甚至更高的功率范围，使用了对梯形的电流有效的多相功率因数校正器，其中多相时钟发生器给分离的功率因数校正级提供相对于彼此以360° /N相移的相移时钟信号，其中N表示也与不同相的数目相等的功率因数校正级的数目。过去，对三角形的电流有效的多相功率因数校正器已变得越来越有吸引力，并在从150W起的范围内的一些应用中部分地替代了对梯形的电流有效的单相功率因数校正器。相比于对梯形的电流有效的单相功率因数校正器，对三角形的电流有效的多相功率因数校正器提供了多个优势。开关损耗显著更低，这例如允许更高的操作频率，进而可以得到更小的磁组件或更高的效率。由于磁组件可以具有减小的高度，因此可以以更紧凑的方式构造总体电路，因此例如可以简化这些磁组件至平面屏幕中的集成。在包括对三角形的电流有效的多于一个PFC级的交错PFC电路的情况下，PFC级相对于彼此的同步是待解决的非平凡任务，这是由于每个PFC级是与交变频率发生器独立地操作的自激振荡系统。在用于将对三角形的电流有效的多相功率因数校正器进行同步的传统方法中，彼此独立地操作对三角形的电流有效的两个功率因数校正器。用于设置每个功率因数校正器级的接通时间的持续时间的信号是根据这些信号之间的平均相移来调制的，使得通过相位控制，功率因数校正器级达到异相运行的状态。在另一方案中，两个功率因数校正器级之一的过零检测器的信号是根据这两个功率因数校正器级之间的平均相位差来延迟的。

发明内容
根据各个实施例，提供了一种功率因数校正电路(以下为PFC电路)。所述PFC电路可以包括具有第一电感器的第一开关式转换器电路、包括第二电感器的至少一个第二开关式转换器电路、与第一和第二开关式转换器电路耦合的控制电路，其中所述控制电路被配置为在满足以下条件时启动所述第二开关式转换器电路的开关脉冲所述第二开关式转换器电路的第二电感器具有预定义磁化状态并且自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段，其中所述预定义时间段是从所述第二开关式转换器电路的先前开关脉冲的启动至所述第二开关式转换器电路的第二电感器具有所述预定义磁化状态的时刻的时间段的预定义部分(fraction)。


在附图中，贯穿不同视图，相似的参考标记一般指代相同的部分。附图不必按比例绘制，而是重点一般在于示意本发明的原理。在以下描述中，参照以下附图来描述本发明的各个实施例，在这些附图中
图I示出了单相功率因数校正器的实施方式；
图2示出了根据各个实施例的两相功率因数校正器的实施方式；
图3A至3K示出了根据各个实施例的在图2的两相功率因数校正器的操作期间各个接口处的信号序列；
图4A至4K示出了根据各个实施例的在图2的两相功率因数校正器的操作期间各个接口处的另外的信号序列；
图5示出了根据各个实施例的控制电路内的斜坡发生器的实施方式；
图6A至6C示出了根据各个实施例的在两相功率因数校正器的操作期间各个接口处的信号序列的集合；
图7示出了根据各个实施例的用于调整导通时间的控制电路的校正电路的实施方式。
具体实施例方式以下详细描述参照了附图，附图以示意的方式示出了其中可以实施本发明的具体细节和实施例。这里使用了词语“示例性”来意指“用作示例、实例或示意”。这里被描述为“示例性”的任何实施例或设计不必解释为比其他实施例或设计优选或有利。图I示出了对三角形的电流有效的单相PFC电路100的实施方式。在以下中，将概述PFC电路100的结构及其功能，由于对其的理解将对理解根据在本申请中描述的各个实施例的功率因数校正电路的功能来说有用。贯穿下面将更详细描述的所有各个实施例，将参照该基本功能并且该基本功能适用。在各个实施例中，PFC电路100可以包括与整流器104耦合的至少一个输入102。整流器104可以包括四个二极管的装置，其统称为全波桥式整流器。整流器104的一个输出耦合至参考电势(例如地电势)，整流器104的另一输出耦合至第一电感器106的一端。电感器106的另一端经由二极管108耦合至PFC电路100的输出118。开关110的一侧耦合至第一电感器106的一端与二极管108之间的电气路径，开关110的另一侧耦合至参考电势(例如至地电势)。电容器112的一侧耦合至二极管108与功率因数校正器电路100的输出118之间的电气路径，电容器112的另一侦彳稱合至地。包括串联耦合的第一电阻器114和第二电阻器116的分压器的一端耦合至功率因数校正器电路100的输出118，其另一侧耦合至参考电势(例如地电势)。第一电阻器114与第二电阻器116之间布置的抽头耦合至稳压器122的第一输入。稳压器122可以是具有差分输入的稳压放大器。例如，稳压器122可以被配置为具有延迟的比例积分(PI)控制器并可以具有PITl滤波器特性。稳压器122的第二输入耦合至电压源120的输出，该电压源120被配置为提供参考电压。稳压器122的输出耦合至脉冲发生器124的第一输入。脉冲发生器124的第二输入耦合至存储元件126的输出。存储兀件126的第一输入f禹合至阈值检测器128的输出。阈值检测器128的输入耦合至辅助电感器130的一端，该辅助电感器130电感耦合至电感器106。辅助电感器130的另一端耦合至参考电势(例如地电势)。脉冲发生器124的输出耦合至开关110的控制输入和存储元件126的第二输入。脉冲发生器124的输出可以经由栅极驱动器(未示出)耦合至开关110的控制输入。
对PFC电路100的至少一个输入102施加的AC或DC电压(或者等效地，AC或DC电流)可以首先由电磁干扰滤波器(未示出)滤波，然后由整流器104整流。对充当能量贮存器的电感器106的一端施加整流后的电压，然后经由二极管108在PFC电路100的输出118处提供电压。电感器106、二极管108、开关110和电容器112形成升压功率级的基本组件，所述升压功率级也被称为升压转换器，被配置为将DC电压转换为更高值的DC电压。电容器112是作为能量贮存器而提供的，并可以用于减小在PFC电路100的输出118处提供的输出电压的波纹。经由包括第一电阻器114和第二电阻器116的电阻分压器来对PFC电路100的输出电压进行采样，并通过稳压器112将该输出电压与参考电压进行比较。将指示比较后的信号的偏差的信号传输至脉冲发生器124，并将该信号用于设置由脉冲发生器124生成的脉冲的脉冲宽度。由脉冲发生器124生成的脉冲被传输至开关110的控制输入并控制开关110的状态。即，根据从脉冲发生器124传输至开关110的信号的值，开关110打开(S卩，设置为非导通状态)或闭合(即，设置为导通状态)。脉冲发生器124还被配置为从存储元件126接收信号，该存储元件126可以被实现为触发器，诸如例如RS触发器。存储元件126中存储的信号与从阈值检测器128传输至存储元件126的信号相对应。阈值检测器128与辅助电感器130 —起被配置为检测其中电感器106完全消磁的状态。在电感器106完全消磁时，反转辅助电感器130中的电压的极性。电压的这种反转被阈值检测器128检测为电压的过零并且指示电感器106的状态的对应信号被传输至存储元件126并被存储在其中。存储元件126中存储的信号被传递至脉冲发生器124并触发信号脉冲的生成，该信号脉冲的宽度是基于由脉冲发生器124从稳压器122接收的信号来调整的。在PFC电路100中，在设置了存储元件126之后立即(即，在存储元件126已从阈值检测器128接收到指示电感器106已达到完全消磁的状态的信号之后立即)生成脉冲。将来自脉冲发生器124的脉冲信号传输至开关110的控制输入，开关110被切换至与其在从脉冲发生器124接收脉冲信号之前所处的状态不同的状态。该开关在与从脉冲发生器124接收的脉冲信号的持续时间相等的时间段内保持处于该状态。在与从脉冲发生器124接收的脉冲的持续时间相等的时间段之后，该开关返回至其在从脉冲发生器124接收脉冲之前所处的状态。脉冲发生器124的脉冲信号还使存储元件被重置，即返回至其在从阈值检测器128接收指示电感器106的状态的信号之前所处的状态。因此，实际上在存储元件126已被设置之后立即重置存储元件126。存储元件126保持设置所在的时间段主要由“寄生”延迟定义，例如由脉冲发生器124和/或存储元件126自身的开关时间和/或信号传输延迟定义。
图2示出了根据各个实施例的PFC电路200的实施方式。图2中的PFC电路可以通过将如图I所示的两个PFC电路100进行组合而获得。因此，关于基本组件及其功能，参照以上对图I的描述。图2所示的PFC电路200的实施方式对应于包括两个独立开关式转换器电路(在以下中为转换器电路)的根据各个实施例的PFC电路的两相实施方式。在PFC电路200中，第一开关式转换器电路由图I所示的PFC电路100形成，因此其组件是利用相同参考标号来参考的。然而，至少一个输入102、整流器104(以及可能的其他电路模块，诸如未示出的EMI滤波器)、电容器112、第一电阻器114、第二电阻器114、稳压器122、电压源120和输出118 (参见图I)是与第二开关式转换器共享的共享组件，该第二开关式转换器实质上与图I所示的PFC电路100相对应，区别在于省去了仅列出的共享组件，这是由于这些共享组件被这两个转换器电路共享并仅需要在PFC电路200中被提供一次。在以下中，将通过添加术语“第一”和“第二”来区分被分配给相应开关式转换器电路的组件。从该转换中排除PFC电路200内的共享组件，这是由于这些共享组件不能被分配给相应开关式转换器电路。如从图2中可见，(共享)整流器104的另一输出耦合至第一电感 器106的一端和第二电感器206的一端，第一电感器106的另一端和第二电感器206的另一端分别经由第一二极管108和第二二极管208耦合至PFC电路200的(共享)输出118。换言之，第一开关式转换器电路和第二开关式转换器电路并联耦合在PFC电路200的至少一个(共享)输入102和(共享)输出118之间，其中提供了仅一个(共享)电容器112以及包括第一(共享)电阻器114、第二 (共享)116电阻器、(共享)稳压器122和(共享)电压源120的一个(共享)电压控制电路。利用具有形式2xx的参考标号(S卩，206、208等等)来对被分配给第二开关式转换器的组件加标签(除了包括利用参考标号242至254加标签的其端子在内的利用参考标号240加标签的组件，该组件也是共享组件并且下面将说明该组件)，其中最后两个数字与第一开关式转换器电路的等效组件的参考标号的最后两个数字一致，即第二电感器206与第一电感器106相对应，第二阈值检测器228与第一阈值检测器128相对应，等等。PFC电路200还包括控制电路240。由于提供了控制电路240，相对于图I所示的PFC电路110更改第一和第二开关式转换器电路内的互连。控制电路240包括(共享)稳压器122的输出所耦合至的第一输入242。控制电路240中提供的第一输出252耦合至第一脉冲发生器124的第一输入。控制电路240中提供的第二输出254耦合至第二脉冲发生器224的第一输入。第一存储兀件126的输出稱合至控制电路240中提供的第二输入244。第二存储元件226的输出耦合至控制电路240中提供的第三输入246。控制电路240中提供的第三输出248耦合至第一脉冲发生器124的第二输入。控制电路240中提供的第四输出250耦合至第二脉冲发生器224的第二输入。在以下中将描述控制电路240的功能，其主要负责调整两相PFC电路200的给定示例中的第一转换器电路和第二转换器电路的操作之间的相位差。在两相PFC电路200中，第一开关式转换器和第二开关式转换器被配置为在同步之后以相对于彼此180°的相位差进行操作。为了说明控制电路240的操作，将分析PFC电路200的信号。在根据图2所示的各个实施例的PFC电路200的实施例的实施方式中还标记了在以下中要定义的所有信号。图3A至3K示出了 PFC电路200的各个接口处的信号的序列。在每个图中，对所有信号来说相同的时基由水平X轴表示。将省略对信号的值和时基的实际缩放。在以下中将提及的不同时间由与所有X轴相交的点线标记。每个图3A至3K中的y轴是利用表示相应信号的零值或电平的“O”、表示相应信号的正高值或电平的“H”以及在合理时表示信号的负高值或电平的“-H”来加标签的。从顶数到底，流经第一电感器106的电流的表示302(还被加标签为I (LI))在图3A中的第一个图300中示出，流经第二电感器206的电流的表示320还被加标签为I (L2)并在图3E中的第五个图318中示出。第一辅助电感器130的输出电压306 (还被加标签为U (HWl))在图3B中的第二个图304中示出，第二辅助电感器230的输出电压324 ( 还被加标签为U (HW2))在图3F中的第六个图322中示出。第一存储元件126中存储且由第一存储元件126输出的信号310 (还被加标签为Fl)在图3C中的第三个图308中示出，第二存储元件226中存储且由第二存储元件226输出的信号328(还被加标签为F2)在图3G中的第七个图326中示出。信号F1、F2分别与由第一和第二阈值检测器128、228发射的信号相对应，这是由于存储元件用于存储或记忆接收的信号值并将其继续传递至其相应输出。控制电路240的第三输出248处提供的信号312 (还被加标签为Tl)在图3C中的第三个图308中示出(与信号Fl —起)，控制电路240的第四输出250处提供的信号332 (还被加标签为T2)在图3H中的第八个图330中示出。如下面将更详细说明，由控制电路240提供的信号Tl和信号T2是使第一脉冲发生器126和第二脉冲发生器226分别能够输出脉冲信号的触发信号。由第一脉冲发生器124提供的输出信号(还被加标签为Gl)在图3D中的第四个图314中示出，由第二脉冲发生器224提供的输出信号(还被加标签为G2)在图31中的第九个图334中示出。信号Gl和信号G2分别被提供给第一开关110和第二开关210的控制输入，并可以更改相应开关的状态，即将其设置为导通状态或非导通状态。信号Gl和信号G2还分别被提供给第一存储元件126的第二输入和第二存储元件226的第二输入作为重置信号，即信号Gl和信号G2使相应存储元件被重置。在图3J中的第十个图338中以及在图3K中的第^^一个图344中，示出了由控制电路240生成的斜坡信号。图3J中的图338中的斜坡信号340 (还被加标签为Rll)和图344中的斜坡信号346 (还被加标签为R12)与第一开关式转换器电路相关，图3J中的图338中的斜坡信号342 (还被加标签为R22)和图3K中的图344中的斜坡信号348 (还被加标签为R21)与第二开关式转换器电路相关。相应开关式转换器电路的斜坡信号的转换速率(slew rate)可以以因数N不同，其中N表示PFC电路中提供的开关式转换器电路的数目。因此，在包括两个开关式转换器电路的两相PFC电路200的各个实施例中，相应开关式转换器电路的两个斜坡信号的转换速率以因数2不同，即斜坡信号Rll的转换速率可以是斜坡信号R12的转换速率的两倍快，斜坡信号R21的转换速率可以是斜坡信号R22的转换速率的两倍快。因此，在其中提供了三个相(即，三个转换器电路)的其他实施例中，一个相(即，一个转换器电路)的一个斜坡信号的转换速率可以是该相同相(即，该相同转换器电路)的另一斜坡信号的转换速率的三倍快。在其中提供了四个相(即，四个转换器电路)的其他实施例中，一个相(SP，一个转换器电路)的一个斜坡信号的转换速率可以是该相同相(g卩，该相同转换器电路)的另一斜坡信号的转换速率的四倍快。一般来讲，在其中提供了 N个相(S卩，N个转换器电路)的实施例中，一个相(即，一个转换器电路)的一个斜坡信号的转换速率可以是该相同相(即，该相同转换器电路)的另一斜坡信号的转换速率的N倍快。在图3A至3K所示的信号的序列的示例性情形中，第一开关式转换器电路作为单相PFC电路进行操作。因此，当第一电感器106完全消磁(由返回至其零值的信号I(Ll)指示)时，辅助线圈130处的电压U (HWl)反转，即以在时刻tl前不久的过零为特征，这由第一阈值检测器128检测。在检测到该事件(即，其中第一电感器106完全消磁的状态)时，第一阈值检测器128输出指不第一电感器106完全消磁的信号。该信号存储在第一存储兀件126中，并(忽略开关时间)在时刻tl处同时由第一存储兀件126作为信号Fl而输出。如第三个图中可见，由控制电路240输出的信号Tl与由控制电路240接收的信号Fl —致。作为触发信号的信号Tl由控制电路240输出并被传输至第一脉冲调制器124的输入，并触发第一脉冲调制器124在时刻tl处输出图3D中的图314所示的脉冲信号Gl。脉冲信号Gl(例如其上升沿)重置第一存储元件126，这由信号Fl返回至其零值(在这种情况下在可忽略的接通时间之后)来指示。因此，信号Fl具有尖峰350的形式。只要由第一脉冲发生器224输出的脉冲信号Gl保留其高值，第一开关110就保持处于其导通状态并且第一电感器106被磁化，这例如由图3A中的图300中的在时刻tl或t4处开始的增大电流I (LI)表示。每当触发信号Tl由控制电路240输出时，都重置斜坡信号Rll和R12。斜坡信号Rll和R12被配置为跟踪第一电感器106的周期。当电感器106完全消磁时(例如在时刻tl和 t4处)，斜坡信号Rll和斜坡信号Rl2分别达到图3J中的图338中和图3K中的图344中的其高值Hl，并且被重置为其零值并开始再次跟踪第一电感器106的下一周期。同时进行斜坡信号Rll和R12的重置和启动(当忽略信号传输时间和开关时间时)。现在，将描述以第二转换器电路的启动或激活开始的同步过程。在任意的时刻t0处发起第二转换器电路的操作。第二转换器电路从其激活直到第二电感器206已达到完全消磁状态(例如，时刻t2或t5前不久)为止的操作与第一转换器电路的操作类似，不会再次描述。仅将描述由以下事实引起的区别第一开关式转换器电路和第二开关式转换器电路由控制电路240控制，使得最终在这两个转换器电路之间引入在两相PFC电路200的该示例性实施例中等于180°的360° /N相移。可以在两个周期内完成该同步过程，并且其持续时间与其中第二转换器电路被激活的实际时刻to无关。在激活第二开关式转换器电路之后，当脉冲发生器要输出新脉冲时，引入必须满足的第二条件。在时刻tl处，当第一脉冲发生器124将正常(S卩，在单相PFC的情况下)输出发起第一电感器106 (其已完全消磁)的新周期的脉冲信号Gl时，将斜坡信号R12与斜坡信号R21进行比较。如图3K中的图344中可见，在时刻tl处斜坡信号R21大于斜坡信号R12。大于斜坡信号R12的斜坡信号R21指不了第一转换器电路的相位处于第二转换器电路的相位之前不到360° /N (S卩，在该示例中为180° )，这是由于以下事实斜坡信号R12和R21的转换速率也以因数N (S卩，在该示例中为2)不同。因此，第一转换器电路以上述方式(即，在没有任何延迟或等待时间的情况下)继续其操作。在时刻t2处(或者在时刻t2前不久)，第二电感器206达到完全消磁状态(与时刻tl处第一电感器106的状态等效)。在时刻t2处，与第一转换器电路类似，第二存储元件226从第二阈值检测器228接收指示第二电感器206的完全消磁的信号，并且将信号F2的值切换至其高值。在时刻t2处，将斜坡信号Rll和R22进行比较，其结果是斜坡信号Rll小于斜坡信号R22，如图3J的图338中可见的。由于该结果，暂停第二转换器电路，例如，可以将其冻结在第二电感器206完全消磁的其当前状态中，其中停止斜坡信号。S卩，第二转换器电路的斜坡信号R22和R21保持处于其峰值。不继续第二转换器的操作，直到控制电路240输出触发信号T2。然而，触发信号T2是来自第二存储元件226的信号F2的与(AND)接合以及两个斜坡信号Rll和R22的比较的结果。换言之，仅当第二电感器206消磁(与第一条件相对应)时以及当第一转换器电路的斜坡信号Rll至少等于或大于第二转换器电路的斜坡信号R22 (与第二条件相对应)时，触发信号T2才会由控制电路240生成。因此，在时刻t2处未生成新脉冲信号G2，但是控制电路240针对第二开关电路引入等待时间或滞后。该示例的上下文内的等待时间是斜坡信号Rll赶上冻结的斜坡信号R22所耗费的时间。一旦斜坡信号R22等于斜坡信号R11，如图3J中的图338中的时刻t3处的情况那样，就满足第二条件并且控制电路生成触发信号T2，该触发信号T2使第二脉冲发生器224在时刻t3处输出与第二开关210的开关信号等效的时刻t3处的脉冲信号G2。开关信号G2在预定义时间量(等于脉冲信号G2的持续时间，参见图31中的图334)内闭合开关210，同时重置第二存储元件226，使得其输出信号F2返回至其零值(参见图3G中的图326中的时刻t3)。当在等待时间(其在该示例中与时刻t3和时刻t2之间的时间差相对应)之后在时刻t3处重新发起第二开关电路的操作时，同步完成，这是由于两个转换器电路之间的相位差现在等于360° /N(S卩，在该示例中为180° )，使得一个开关电路相对于另一个开关电路异相操作。引入了等待时间以便允许第一开关电路将其相对于第二开关电路的相位差进一 步增大至360° /N (S卩，180° )。经由在转换速率上以因数N (S卩，在该示例中为2)不同的斜坡信号的比较来实现相位的比较。要求斜坡信号Rll等于斜坡信号R22的值，其中斜坡信号Rll具有为斜坡信号R22两倍高的转换速率，直接转换为要求第二开关电路的周期的末端与第一开关电路的周期的中部一致。当考虑具有相等周期的两个转换器电路时，这种要求定义了异相操作。在该示例中与存在第一和第二开关电路之间的180°期望相移相对应的成功同步使其自身表现在对应开关电路的相应脉冲发生器输出新脉冲信号之前检验前述条件的时间点处缺少等待时间。在图3J中的图338中以及在图3K中的图344中可见，在时刻t5处针对第二转换器电路不存在等待时间，因此在重置斜坡信号R22和R21之后立即启动斜坡信号R22和R21。通过将图3G中的图326中的第二存储元件的输出处的信号F2的结构352进行比较，可见，等待时间直接转换(忽略开关和传输时间)为设置存储元件所在(即，其中将信号F2保持在其高值)的时间。换言之，信号F2的高电平表示第一条件，控制电路240中的斜坡信号的比较表示第二条件。仅当这两个条件都满足时，才生成相应触发信号Tl或T2。同时(当忽略开关和传输时间时)，重置存储元件126或226。示意性地，相应存储元件的输出处的信号保持为高所在的等待时间与满足第一条件所在的时间相对应，并且控制电路等待在允许对应的等待转换器电路开始新周期之前要满足的第二条件。要注意，与第一和第二开关式转换器电路相关地使用的术语“第一”和“第二”决不意味着根据各个实施例的PFC电路200的操作模式中的层级。即，第一和第二开关式转换器电路均为不受制于主和从关系的独立转换器电路。即，就其硬件实现而言，第一转换器电路和第二转换器电路可能无法区分。在本申请的上下文中指代相应转换器电路的术语“第一”和“第二”可以更确切地被视为指代转换器电路被激活所按的时间顺序的术语。然而，在图2所示的PFC电路200的实施例的情况下，首先激活的转换器电路可以是这两个转换器电路中的任一个。图3A至3K中的信号序列的示例表示在相同频率处操作的两个转换器电路的理想情况。然而，这要求组件具有在现实生活中几乎不可实现的相同参数。由于所涉及的制造容限，转换器电路的脉冲信号的脉冲宽度可以彼此不同。具有更短接通时间的转换器电路将以更快的速率操作。转换器电路的接通时间是稳步增大的电流流经对应电感器以及电感器的磁能不断增大所在的时间。一般来讲，在N相PFC电路的假设下，具有最短接通时间的转换器电路(其也将最快地达到完全消磁状态)可能必须等待其他转换器级，因此将操作于非连续模式(其一般对PFC电路的总体效率有害)。非连续模式可以由进入完全消磁状态与开始多相PFC电路的给定转换器电路的新控制开关脉冲之间的时间间隙来标识。为了改进效率，以迭代的方式通过多个循环在根据各个实施例的PFC电路中消除该间隙。为了消除该间隙，可以将具有最短接通时间的转换器电路的接通时间相对于其他一个或多个转换器电路的接通时间以小的步长迭代地延长，直到消除该间隙为止。在图4A至4K中显示了包括具有其中转换器电路之一操作于非连续模式的不同接通时间的两个转换器电路的两相PFC电路的示例性脉冲序列。与图3A至3K类似，在按图的相同顺序表示相同参数的图4A至4K中示出了脉冲序列集合。因此，相同的参考标号用于相应的图和信号的对应表不。然而，在图4A至41(所示的脉冲序列的情况下，第二电感器206的接通时间比第一电感器106的接通时间短。已 经关于图3A至3K所示的信号脉冲描述了图4A至4K所示的信号彼此影响的机制，不会重复该机制，由于它在结构上相同。与图3A至3K中描述的情形类似，在第一转换器电路已经处于操作中时的任意时刻t0处发起第二转换器电路的操作。在时刻t6和/或t9前不久，第一电感器106达到完全消磁状态，这使其自身表现在图4A中的图300中的零电平处的电流信号I (LI)的短平稳时期中。在时刻t6和t9处斜坡信号R21与斜坡信号R12的比较产生了以下结果如图4K中的图344中可见，在时刻t6和/或时刻t9处斜坡信号R21大于斜坡信号R12。与图3A至3K中示出的情形类似，这意味着第一转换器电路的操作处于第二转换器电路的操作之前不大于180°的相位。因此，第一转换器电路的操作继续，而没有任何等待时间或滞后施加于其上。在时刻t7和/或tlO前不久，第二电感器206达到完全消磁状态。然而，由于在时刻t7和/或tlO处斜坡信号Rll小于斜坡信号R22，因此暂停第二转换器电路，直到第一电感器已将其相位超前增大至180°为止。如图4J中的图338中可见，在时刻t8和/或til处满足这种要求，其中斜坡信号Rll已增大至斜坡信号R22的电平。因此，时刻t7和t8和/或tlO和til之间的相应时间差对应于在控制电路420可以在时刻t8和/或til处输出脉冲信号G2之前引入的等待时间(参见图41中的图334中的信号结构)。从时刻t7持续至t8和/或从时刻tlO持续至til的等待时间还以图4J中的图338中以及在图4K中的图344中处于其高值H2的斜坡信号R22和R21的短平稳时期的形式表现其自身。要注意，每个等待时间再次等于存储元件保持设置在其高值的时间段，即第二转换器电路的每个等待时间等于以图4G中的图326中的信号F2为特征的矩形脉冲352的对应宽度。在由图4A至4K所示的信号脉冲表示的潜在情形中，具有较长接通时间的转换器电路设置PFC电路内的转换器电路的操作频率，而具有较短接通时间的转换器电路被调整为使得迫使其操作于非连续模式。因此，可以建立两个转换器电路之间的期望相位差180°。然而，与由图3A至3K中的信号脉冲表示的情形相比，在具有最短接通时间的转换器电路的每个周期的末端要求等待时间以便维持异相操作，如参照图4A至4K所说明。
根据各个实施例，可以在以下情况下采取对策PFC电路的转换器电路之一的操作要求重复的等待时间，而另一转换器电路在无等待时间的情况下进行操作。在这种情况下，在迭代过程中，可以将由较快转换器电路的对应脉冲发生器生成的相应脉冲信号的持续时间相对于由(一个或多个)较慢转换器电路的(一个或多个)脉冲发生器生成的脉冲的持续时间延长。由于由N个脉冲发生器生成的脉冲信号的所有N个脉冲信号持续时间之和由重叠控制电路预置并因此可以被保持恒定，所以可以延长要求等待时间的转换器电路的脉冲持续时间、或者减小在没有等待时间的情况下操作的转换器电路的脉冲持续时间、或者根据等待时间的出现频率以相反方式(即，延长一个，减小另一个)调整脉冲持续时间。该属性可能对消除在具有多于两个开关式转换器电路的 PFC电路中周期性出现的等待时间是有用的。在这种情况下，例如可以延长其中出现等待时间的转换器电路中的每一个的脉冲持续时间。备选地，可以仅延长具有最长等待时间的转换器电路的脉冲持续时间，并可以以相反方式减小暂时不要求等待时间的转换器电路的脉冲持续时间。一般来讲，可以将使对三角形的电流有效的多相PFC电路的PFC级或转换器电路同步的过程分为多个步骤。首先，与定义相应转换器电路的电感器的磁化时间的控制信号脉冲的开始同步地启动时间相关信号(例如，通过斜坡信号或数字计数器而实现)。在各个实施例中，该信号脉冲是由脉冲发生器生成的信号脉冲。然后，当检测到对应电感器已达到完全消磁状态时，停止时间相关信号和/或存储时间相关信号的状态或条件(例如，通过关断加载斜坡电容器的电流或者将数字计数器的状态(例如数字数据字)存储在寄存器中)。如上所述，可以经由被配置为检测横跨辅助电感器的电压的反转(即，其过零)的阈值检测器来实现检测过程。在停止时间相关信号时，将信号(关于其值)的1/N与其相位在前的另一转换器电路的时间相关信号进行比较。在以上示例中，将一个转换器电路的斜坡信号(具有正常转换速率的斜坡信号)的一半(1/N，其中N=2)与另一转换器电路的斜坡信号(具有两倍转换速率的斜坡信号)进行比较。如果划分后或缩减后的时间相关信号小于或等于其相位在前的另一转换器电路的(未划分或未缩减的)时间相关信号，则生成新控制信号脉冲。在生成新控制信号的情况下，重置并重启时间相关信号。在另一种情况下，即，如果划分后或缩减后的时间相关信号大于其相位在前的另一转换器电路的(未划分或未缩减的)时间相关信号，则引入等待时间或滞后，直到其相位在前的另一转换器电路的(未划分或未缩减的)时间相关信号已达到划分后或缩减后的时间相关信号为止。在等待时间的末端，即当划分后或缩减后的时间相关信号和其相位在前的另一转换器电路的(未划分或未缩减的)时间相关信号相等时，生成新控制信号脉冲。在生成新控制信号的情况下，重置并重启时间相关信号。在引入了等待时间的情况下，可以将对应转换器电路的接通时间延长小部分和/或可以将另一转换器电路的接通时间减小小部分。换言之，当满足以下两个条件时生成N相(S卩，具有N个相的多相)PFC电路的开关式转换器电路中的新控制信号脉冲
-对应电感器的电感器完全消磁(在以下中将被称为第一条件)，以及-自其相位在前的转换器电路的控制信号脉冲的开始起已经过的时间总计为控制信号脉冲的启动与在前一周期期间确定的电感器的完全消磁之间的时间跨度的至少1/N (在以下中将被称为第二条件)。可以调整接通时间的小部分可以与等待时间自身相对应或者与PFC电路的操作的多于一个周期内的平均等待时间相对应。该小部分还可以是转换器电路的等待时间的差
巳通过在比较中使用冻结的或保存的划分后(S卩，缩减后)的时间相关信号，在彼此之间使多个转换器电路非常快地同步，理想地在两个操作周期内同步。当使用相同转换器级(关于组件及其参数)时，这些转换器级以相对于彼此360° /N的相位差进行操作并且不要求等待时间，这是由于相同操作参数导致相等接通时间。如上所述，通过将控制电路240内的斜坡信号进行比较来执行PFC电路的转换器电路的相应相位的比较。图5示出了斜坡生成电路500的类似实施方式，该斜坡生成电路500可以是在图2的两相PFC电路200的控制电路240中提供的并可以被配置为生成相应转换器电路的斜坡信号以及也生成等待时间。斜坡生成电路500可以包括与控制电路240 (参见图2)的第二输入244耦合的第一反相器502和第二反相器506。然而，第一和第二反相器也可以被形成为一个反相器。此外，控制电路240的第二输入244稱合至第一与门522的一个输入。第一反相器502率禹合至第一电流源504，并被配置为根据从第一存储元件126提供的信号Fl来接通或关断第一电流源504。第一电流源504稱合至第一电容器514的一侧，该第一电容器514的另一侧耦合至参考电势。第二反相器506耦合至第二电流源508，并被配置为根据从第二存储元件226提供的信号F2来接通或关断第二电流源508。第一反相器502和第二反相器506是可选的元件，这些元件用于指示关于来自第一存储元件的对应信号Fl以对比方式操作对应的第一电流源504和第二电流源508。即，在各个实施例中，来自处于其设置状态的第一存储元件126的信号Fl的高电平可以被第一转换器502和第二转换器506变换为低电平信号，该低电平信号表示第一电流源504和第二电流源508的关断状态。类似地，来自处于其重置状态的第一存储元件126的信号Fl的低电平可以被第一转换器502和第二转换器506变换为高电平信号，该高电平信号表示第一电流源504和第二电流源508的接通状态。例如，在图4J中的图338中以及在图4K中的图344中处于其高值H2 (S卩，从时刻t7至t8和/或从时刻tlO至til)的斜坡信号R22和R21的短平稳时期中直接反映电流源关于来自对应存储元件的信号的操作的对比方式。如已经所述，与来自存储元件的对应信号的高电平一致的斜坡信号的短平稳时期是暂停斜坡信号(例如，对应的电流源关断)所在的时间段，并表示由控制电路240引入的等待时间。第二电流源508耦合至第二电容器518的一侧，该第二电容器518的另一侧耦合至参考电势。第一放电开关512并联耦合至第一电容器514,第二放电开关516并联稱合至第二电容器518。第一放电脉冲发生器510的第一输出I禹合至第一放电开关512的控制输入以提供放电信号Ell,第一放电脉冲发生器510的第二输出耦合至第二放电开关516的控制输入以提供放电信号E12。第一放电脉冲发生器510的输入I禹合至第一与门522的输出。第一与门522的输出还I禹合至控制电路240的第三输出248。第一与门522的另一输入f禹合至第一比较器520的输出。第一比较器520 的反相输入稱合至第二电流源508与第二电容器518之间的电气路径。这样，可以对第一比较器520的反相输入施加信号，其与斜坡信号R12相对应。第一比较器520的非反相输入用下面将描述的适当方式耦合至斜坡生成电路500的第二分支，使得可以对非反相输入施加斜坡信号R21。刚刚描述的组件形成了可以被分配给第一转换器电路的斜坡生成电路500的分支。
斜坡生成电路500还包括第二分支，该第二分支具有与第一分支类似的设置并可以被分配给第二转换器电路。即，斜坡生成电路500可以包括与控制电路240的第三输入246耦合的第三反相器524和第四反相器528。然而，第三和第四反相器也可以被形成为一个反相器。此外，控制电路240的第三输入246耦合至第二与门544的一个输入。第三反相器524耦合至第三电流源526，并被配置为根据从第二存储元件226提供的信号F2来接通或关断第三电流源526。第三电流源526耦合至第三电容器536的一侧，该第三电容器536的另一侧耦合至参考电势。第四反相器528耦合至第四电流源530，并被配置为根据从第二存储元件226提供的信号F2来接通或关断第四电流源530。关于斜坡生成电路500的第二分支以及对应的信号，第三反相器524和第四反相器528也是可选的元件并且是以相同方式配置的，并用于与斜坡生成电路500的第一分支中的第一反相器502和第二反相器506相同的目的。第四电流源530耦合至第四电容器540的一侧，该第四电容器540的另一侧耦合至参考电势。第三放电开关334并联耦合至第三电容器536，第四放电开关538并联耦合至第四电容器540。第二放电脉冲发生器532的第一输出耦合至第三放电开关534的控制输入以提供放电信号E21，第二放电脉冲发生器532的第二输出耦合至第四放电开关538的控制输入以提供放电信号E22。第二放电脉冲发生器532的输入I禹合至第二与门544 的输出。第二与门544的输出还耦合至控制电路240的第四输出250。第二与门544的另 一输入耦合至第二比较器542的输出。第二比较器542的反相输入耦合至第四电流源530与第四电容器540之间的电气路径。这样,可以对第二比较器542的反相输入施加信号,其与斜坡信号R22相对应。第二比较器542的非反相输入耦合至斜坡生成电路500的第一分支中的第一电流源504与第一电容器14之间的电气路径。这样,可以对第二比较器542的反相输入施加信号，其与斜坡信号Rll相对应。如上所述，关于斜坡生成电路500的第一分支，通过将第一比较器520的非反相输入耦合至斜坡生成电路500的第二分支中的第三电流源526与第三电容器536之间的电气路径，对第一比较器520的非反相输入施加斜坡信号R21。斜坡生成电路500针对每个转换电路生成具有1:N (即，在该示例中为1:2)比率的转换速率的两个斜坡信号，即针对第一转换电路生成斜坡信号Rll和斜坡信号R12，其中斜坡信号R21具有斜坡信号R11、斜坡信号R22和斜坡信号R21两倍大的转换速率，其中斜坡信号R21具有斜坡信号22 (参见图3J和3K和/或图4J和4K)两倍大的转换速率。在该实施例中，所有四个电容器514、518、536、540的电容相等，并且由相应电流源提供的负载电流具有1:2比率。备选地，电流源可以提供相等电流并且每个分支中的电容器的电容可以具有1:2比率。根据各个实施例，可以生成仅一个斜坡信号并将其提供给电压跟随器，然后经由电阻分压器来对其进行分压。此外，可以利用放大器以因数2来放大一个所生成的斜坡信号。在出现触发信号Tl或T2 (备选地，可以考虑图2中的信号Gl和信号G2)的上升沿的情况下，利用相应放电脉冲来对第一电容器514和第二电容器518或第三电容器534和第四电容器540进行放电。该放电是通过将相应的两个放电开关设置为其导通状态来执行的。在放电过程之后立即开始加载过程，在该加载过程期间属于相应转换电路的这两个放电开关保持处于非导通状态。相应的两个放电开关的闭合以及其立即打开对应于相应转换电路的两个斜坡的重置，如已经所述。
相应转换电路的两个电流源保持活动，只要未设置对应(S卩，第一或第二)存储元件，即只要对应电感器未完全消磁。一旦设置了相应存储元件(即，一旦对应的阈值检测器检测到对应电感器进入全部消磁状态)，就通过对应的两个反相器来关断对应的两个电流源。因此，停止对对应的两个电容器进一步充电，然而它们保持带电。该过程对应于斜坡信号的冻结，如关于图2和图3A至3K描述。提供了用于将相应斜坡信号进行比较的比较器520和542。即，斜坡生成电路500的第一分支中的第一比较器520将具有正常转换速率的第一转换电路的斜坡信号R12与具有两倍转换速率的第二转换电路的斜坡信号R21进行比较。类似地，斜坡生成电路500的第二分支中的第二比较器542将具有两倍转换速率的第一转换电路的斜坡信号Rll与具有正常转换速率的第二转换电路的斜坡信号R22进行比较。仅当斜坡信号R21等于或大于斜坡信号R12时，第一与门522才将生成触发信号Tl。类似地，仅当斜坡信号Rll等于或大于斜坡信号R22时，第二与门522才将生成触发信号T2。如图2和图3A至3K的上下文中所述，触发信号Tl和T2使对应的脉冲发生器124或224输出对应脉冲信号Gl或G2。、
正常不能同时重置并重启利用电流源和电容器生成的斜坡信号。在以下中将关于图6A至6C来描述对该情形的可行解决方案。为了重置并重启对应转换器电路的斜坡信号Rll和R12或R21和R22，可以经由第一和第二放电开关512、516或第三和第四放电开关534、538来对第一和第二电容器514、518或第三和第四电容器536、540进行放电，其中两对放电开关中的每一对可以在不同时间量内保持处于导通状态(即，被配置为提供不同接通时间)。放电开关的接通时间是斜坡信号的对应转换速率的倒数。换言之，相应放电开关的接通时间越短，则对应斜坡信号的转换速率将越高，反之亦然。在图6A至6C中示出了该情形。在图6A中的第一个图602中示出了第一放电信号604 (还被加标签为E1)，在图6B中的第二个图606中示出了第二放电信号608 (还被加标签为E2)。在图6C中的第三个图610中示出了第一斜坡信号612 (还被加标签为Rl)和第二斜坡信号614 (还被加标签为R2)。一般的第一和第二放电信号El和E2可以表不已在图5的上下文中引入的对应转换器电路的一对对应放电信号Ell、E12或E21、E22，并且一般的第一和第二斜坡信号Rl和R2可以表不与对应转换器电路相关的一对对应斜坡信号R11、R12或R21、R22。在每个图中，对所有信号来说相同的时基由水平x轴表示。信号以及时基的值的实际缩放对该说明来说不相关，因此被省略。在以下中将提及的不同时刻由与所有X轴相交的点线标记。利用表示相应信号的零值的“O”、表示相应信号的正高值的“H”来对每个图中的I轴加标签。如图6A中的图602以及图6B中的图606中可见，在时刻tl2处将第一和第二放电信号El和E2均设置为高值。这意味着闭合对应的放电开关，使得对应的电容器(例如，第一电容器514被第一放电开关512放电等等，参见图5)被放电。实际上，重置第一和第二斜坡信号，这使其自身表现在第一斜坡信号Rl和第二斜坡信号R2均从其相应高值Hl和H2降至零中。在特定时刻之后，第一和第二放电信号El和E2返回至零，由此打开对应的放电开关，即将其设置为非导通状态。图5中的电流源504、508或526、530给对应的电容器514、518或536、540提供电流，使得有效地重启斜坡R11、R12或R21、R22。然而，第一放电脉冲El的持续时间比第二放电脉冲E2的持续时间短。因此，图6C中的图610中的第一斜坡信号Rl在时刻tl3处开始从零上升，而图6C中的图610中的第二斜坡信号R2在时刻tl4处开始从零上升。当斜坡信号Rl和R2的曲线图均线性延伸至零之外到负值时，似乎在图6C中的图610中的时刻tl2处的公共原点处启动斜坡信号Rl和R2。然而，在时刻tl2处发起电容器的放电。由于放电开关的接通时间是斜坡信号的对应转换速率的倒数，因此由于第一放电信号脉冲El比第二放电信号脉冲E2短，第二斜坡信号R2的转换速率比第一斜坡信号Rl的转换速率低。优选地，可以选择较长放电脉冲(在该示例中为图6B中的图606中的第二放电信号脉冲E2)的持续时间，使得在放电开关的接通时间期间，即在放电过程进行的时间期间，不会执行对应斜坡信号(在该示例中为图6C中的图610中的第二斜坡信号R2)与另一斜坡信号的比较。可以将较长放电脉冲的持续时间选择为比PFC电路的N个开关式转换器电路之一的周期的最短持续时间更短。可以将较短放电脉冲的(在该示例中为第一放电脉冲El)的持续时间选择为比PFC电路的N个开关式转换器电路之一的周期的最短持续时间的1/N更短。
根据PFC电路的各个实施例，可以将斜坡生成电路500作为数字实施方式而提供。在这种情况下，数字斜坡生成电路可以具有N个数字计数器，每个数字计数器被分配给N个转换器电路中的单个转换器电路。每个数字计数器的重置与对应的脉冲发生器生成输出信号同步(这可以等效于数字计数器的重置与由控制电路的对应分支进行的触发信号输出同步)。在重置之后，相应的计数器开始计数。相应计数器的重置与其操作的开始之间的过渡可以是在连续的周期中进行的，因此不要求用于关于图6A至6C说明的类似实施方式中的重置过程的补偿机制。例如，斜坡信号R12和/或R22 (与作为具有两倍转换速率的斜坡信号的斜坡信号Rll和R21相比，具有“正常”转换速率的斜坡信号)可以对应于由计数器产生的数字数据字，斜坡信号Rll和R21可以是通过将表示斜坡信号R12和/或R22的数字字与作为PFC电路的相数目的N相乘来获得的。在N是2的幂的情况下，该乘法是直接了当的。在N不是2的幂的情况下，该乘法可以是利用简单加法来实现的。可以经由数字比较器来实现斜坡信号(例如，在两相PFC电路(其中N=2)的情况下为Rll至R22或R12至R21)的比较。例如，如果省略(或四舍五入)与具有正常转换速率的斜坡信号相对应的数字字R12或R22的充分足够最低有效比特以使比较器还在斜坡信号R21或Rl I与斜坡信号Rl I或R22相交时可靠地得到真，则可以利用异或非门来实现比较(如果这两个数字字相等，则比较得到真)。否则，在数字比较器需要被配置为检测要比较的两个数字字中的哪一个较大而哪一个较小的情况下，该数字比较器要求减法器。当设置了相应存储元件时(如例如针对第二存储元件226在图4G中的图326中的时刻t7或时刻tlO处的情况)，可以停止对应计数器中的计数过程或者下游耦合的锁存器保存对应计数器的状态(即，其数字数据字)并将其存储。当通过数字计数器来生成由脉冲发生器输出的信号Gl、G2时，数字实施方式可以是有利的。公共数字计数器可以用于生成由脉冲发生器输出的信号脉冲并将相位进行同步，如在本申请中所述。在图4A至4K中，示出了两相PFC电路的示例性脉冲序列，其中一个转换器电路比另一个具有更快的接通时间。在这种情况下，在较快转换器的操作中引入等待时间，而较慢转换器电路在无等待时间的情况下进行操作以便建立两个转换器电路的异相操作。在该上下文中还提到，例如在迭代过程中可以调整(即，缩短或延长)由脉冲发生器生成的脉冲的持续时间。在图7中呈现了用于根据等待时间调整由脉冲发生器生成的脉冲信号的持续时间的校正电路的可行实施方式的示意图。一般地，在根据各个实施例的PFC电路的上下文中的等待时间由设置存储元件所处的状态定义，即对应的阈值检测器已检测到对应电感器的完全消磁，并且由存储元件输出的信号被对应地设置为高值，但是脉冲发生器尚未生成脉冲。换言之，等待时间由PFC电路的其中满足第一条件但不满足第二条件的状态定义。例如，刚刚描述的情形由图3G和3H表示，其中第二存储元件226是在时刻t2处设置的(因此，图3G中的图326中的信号F2被设置为其高值)并保持设置，直到控制电路240在图3H中的图330中的时刻t3处输出触发信号T2为止。触发信号T2进而重置第二存储元件226 (因此，信号F2在图3G中的图326中的时刻t3处返回至零)。如前所述，该给定示例中的等待时间对应于时刻t2与t3之间的时间跨度。通常，相应存储元件在非常短的时间内保持设置，这是由于它由对应脉冲发生器所输出的信号脉冲立即重置。可以通过例如在时刻tl处在图3C中的图308中检查来自第一存储元件126的信号Fl的形状来观察该情形，其中信号Fl作为尖峰350而出现，原因在于同时被设置和重置(忽略开关时间和传输时间)。因此，在图3A至3K所示的示例性信号序列的概括中，所设置的相应存储元件的持续时间是对应转换器电路的所涉及的等待时间的直接指示符(在于是可以忽略的非常短的设置时间的假设下)。校正电路的一种潜在思想是在等待时间的比较之前针对每个转换器电路对等待时间进行累积或平均。备选地，可以将等待时间进行比较并可以累积或比较所得的差值。在两相PFC电路的情况下，校正电路700可以包括第一减法器702。第一减法器702可以具有与控制电路240的第二输入244耦合的第一输入和与控制电路240的第三输A 246 I禹合的第二输入。第一减法器702的输出可以I禹合至积分器704。积分器704的输出可以I禹合至加法器706的第一输入和第二减法器708的第一输入。在控制电路240的第一输入242处提供的信号R可以稱合至加法器706的第二输入和第二减法器708的第二输入。加法器706的输出可以耦合至待在此处提供的控制电路240的第一输出252，并且第二减法器708的输出可以耦合至待在此处提供的控制电路240的第二输出254。供给有来自第一存储元件126和第二存储元件226的信号Fl和F2的第一减法器702被配置为从第一存储元件226的第一信号减去来自第二存储元件126的信号F2。换言之，将来自两个存储元件中的每一个的信号进行比较，其中这两个信号之一被归为负号。将比较的结果继续传递至积分器，该积分器将两个转换器电路的等待时间之间的平均差值提供给加法器706和第二减法器708。该平均差值用于形成调制信号。通过将平均差值与控制信号R相加来形成由加法器706提供的调制信号Ml，而通过从控制信号R减去平均差值来形成由第二减法器708提供的调制信号M2。如果在根据各个实施例的PFC电路中提供了多于两个转换器电路，则要求多个积分器。给第一减法器702提供的被减数信号和减数信号的作用是任意的并且可以是反相的。然而，当第一加法器702处的信号是反相的时，也必须利用彼此来替换加法器706和第二减法器708，这是由于图7中显示的配置使得具有较多和/或较长等待时间的转换器电路的电感器的接通时间的持续时间延长，而具有较少和/或较短等待时间的转换器电路的电感器的接通时间的持续时间减小。、
根据各个实施例的PFC电路可以包括具有第一电感器的第一开关式转换器电路、具有第二电感器的至少一个第二开关式转换器电路、与所述第一开关式转换器电路和所述第二开关式转换器电路耦合的控制电路，其中所述控制电路被配置为在满足以下条件时启动所述第二开关式转换器电路的开关脉冲
-所述第二开关式转换器电路的第二电感器具有预定义磁化状态，以及 -自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段，
其中所述预定义时间段是从所述第二开关式转换器电路的先前开关脉冲的启动至所述第二开关式转换器电路的第二电感器具有所述预定义磁化状态的时刻的时间段的预定义部分。在该上下文中，所述开关式转换器电路具有预定义磁化状态意味着所述开关式转换器电路从与所述预定义磁化状态不相对应的另一磁化状态进入所述预定义磁化状态。根据所述PFC电路的各个实施例，所述预定义磁化状态可以与其中所述第二电感器完全消磁的磁化状态相对应。
根据所述PFC电路的各个实施例，所述时间段的预定义部分是1/N，其中N表示在所述PFC电路中提供的开关式转换器电路的数目。根据所述PFC电路的各个实施例，所述控制电路还可以被配置为在满足以下条件时启动所述第一开关式转换器电路的开关脉冲
-所述第一开关式转换器电路的第一电感器具有预定义磁化状态；以及 -自所述第二开关式转换器电路的开关脉冲启动起已经过另一预定义时间段，
其中所述另一预定义时间段是从所述第一开关式转换器电路的先前开关脉冲的启动至所述第一开关式转换器电路的第一电感器具有所述预定义磁化状态的时刻的时间段的预定义部分。在另一实施例中，所述PFC电路还可以包括至少一个第三开关式转换器电路，所述至少一个第三开关式转换器电路包括第三电感器；其中所述控制电路还耦合至所述第三开关式转换器电路。根据所述PFC电路的各个实施例，所述第一开关式转换器电路和所述第二开关式转换器电路中的至少一个可以包括与相应电感器电感耦合的辅助电感器和与所述辅助电感器耦合的阈值检测器。根据所述PFC电路的各个实施例，所述第一开关式转换器电路和所述第二开关式转换器电路中的至少一个可以包括存储元件，被配置为存储由所述阈值检测器提供的信号；以及脉冲发生器，耦合至所述存储元件的输出。根据所述PFC电路的各个实施例，所述脉冲发生器可以被配置为脉冲宽度调制器。根据所述PFC电路的各个实施例，所述第一开关式转换器电路和所述第二开关式转换器电路中的至少一个可以包括开关，所述开关的控制输入耦合至所述脉冲发生器的输出。根据所述PFC电路的各个实施例，所述脉冲发生器的输出可以耦合至所述存储元件的输入。根据所述PFC电路的各个实施例，所述存储元件可以包括触发器。根据所述PFC电路的其他实施例，所述触发器可以包括RS触发器。
根据所述PFC电路的各个实施例，所述脉冲发生器的输出可以耦合至所述RS触发器的重置输入。根据所述PFC电路的各个实施例，所述控制电路可以耦合在所述第一开关式转换器电路和所述第二开关式转换器电路的存储元件的输出与所述脉冲发生器的输入之间。根据所述PFC电路的各个实施例，所述控制电路还可以包括至少一个装置，所述至少一个装置包括可开关电流源和与所述可开关电流源耦合的电容器。
根据所述PFC电路的各个实施例，所述第一开关式转换器电路和所述第二开关式转换器电路中的每一个可以耦合至至少一个装置。根据所述PFC电路的其他各个实施例，所述开关式转换器电路中的任一个的第一装置的电容器的电容与所述电流源提供的电流之间的比率可以是该相同开关式转换器电路的第二装置的电容器的电容与所述电流源提供的电流之间的比率的N倍大。在所述PFC电路的另一实施例中，所述开关式转换器电路中的任一个的第一装置的电容器和该相同开关式转换器电路的第二装置的电容器可以具有相同电容，并且该相同开关式转换器电路的第一装置的电流源可以被配置为传送由该相同开关式转换器电路的第二装置的第二电流源传送的电流的N倍大的电流，其中N表示在功率因数校正电路中提供的开关式转换器电路的数目。在所述PFC电路的另一实施例中，所述开关式转换器电路中的任一个的第二装置的电容器的电容可以是该相同开关式转换器电路的第一装置的电容器的电容的N倍大，其中N表示在功率因数校正电路中提供的开关式转换器电路的数目，并且该相同开关式转换器电路的第二装置的电流源可以被配置为传送与该相同开关式转换器电路的第一装置的电流源相同的电流。根据所述PFC电路的各个实施例，与所述第二开关式转换器电路耦合的至少一个装置的电流源可以被配置为根据所述第二开关式转换器电路的存储元件中存储的信号而开关。根据所述PFC电路的各个实施例，与所述第二开关式转换器电路耦合的至少一个装置的电流源可以被配置为在所述第二开关式转换器电路的第二电感器已进入所述预定义磁化状态时关断。根据所述PFC电路的其他各个实施例，所述控制器被配置为将由所述第一开关式转换器电路的装置生成的斜坡信号与由所述第二开关式转换器电路的装置生成的斜坡信号进行比较以便确定是否满足第二条件，其中当自所述第一开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时，满足所述第二条件。根据所述PFC电路的各个实施例，所述控制电路可以被配置为基于由针对相应开关式转换器电路满足第一条件且不满足第二条件所在的时间定义的等待时间来调整所述第一开关式转换器电路和所述第二开关式转换器电路中的至少一个的开关脉冲的持续时间，其中当相应开关式转换器电路的电感器具有预定义磁化状态时满足所述第一条件，并且当自另一开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时满足所述第二条件。根据所述PFC电路的各个实施例，所述控制电路可以被配置为延长所述等待时间平均为最长的开关式转换器电路的开关脉冲的持续时间。
根据所述PFC电路的各个实施例，所述控制电路可以被配置为减小所述等待时间平均为最短的开关式转换器电路的开关脉冲的持续时间。根据所述PFC电路的各个实施例，所述控制电路可以包括减法器，被配置为形成所述第一存储元件的输出处提供的信号与所述第二存储元件的输出处提供的信号之间的差值；以及积分器，耦合至所述减法器的下游，被配置为对所述差值进行积分。根据所述PFC电路的各个实施例中，所述控制电路可以包括以下电路，所述电路被配置为在第二输出处提供参考信号与由所述积分器提供的积分后的差值之间的差值并且在第一输出处提供所述参考信号与由所述积分器提供的积分后的差值之和，其中所述第一输出可以耦合至所述第一开关式转换器电路的脉冲发生器的输入，并且其中所述第二输出可以耦合至所述第二开关式转换器电路的脉冲发生器的输入。根据所述PFC电路的其他各个实施例，所述控制电路可以包括至少一个数字计数器，所述至少一个数字计数器被配置为在相应开关式转换器电路内生成开关脉冲时发起从预定义计数器值开始的计数过程，其中所述至少一个数字计数器中的每一个专门被分配给一个开关式转换器电路。根据所述PFC电路的其他各个实施例，所述控制电路可以被配置为将两个数字值进行比较以便确定是否满足所述第二条件，其中所述第一数字值与所述第一开关式转换器电路的计数器的当前计数器值相对应，而所述第二数字值与在所述第二电感器进入所述预定义磁化状态的时刻处所述第二开关式转换器电路的计数器的计数器值相对应，并且其中当自所述第一开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时满足所述第二条件。根据其他各个实施例，提供了一种PFC电路，其可以包括第一开关式转换器电路、第二开关式转换器电路、与所述第一开关式转换器电路和所述第二开关式转换器电路耦合的控制电路，其中所述控制电路可以被配置为在满足以下条件时允许电流流动经过第二开关式转换器电路
-经过所述第二开关式转换器电路的电流流动已减小至预定义值，以及 -自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段，
其中所述预定义时间段可以是从所述第二开关式转换器电路的先前开关脉冲的启动至经过所述第二开关式转换器电路的电流流动已减小至预定义值的时刻的时间段的预定义部分。尽管参照具体实施例具体示出并描述了本发明，但是本领域技术人员应当理解，在不脱离如所附权利要求限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的各种改变。因此，本发明的范围由所附权利要求指示，因此意在涵盖落在权利要求的等效物的含义和范围内的所有改变。
权利要求
1.一种功率因数校正电路，包括 包括第一电感器的第一开关式转换器电路； 包括第二电感器的至少ー个第二开关式转换器电路； 与所述第一开关式转换器电路和所述第二开关式转换器电路耦合的控制电路，其中所述控制电路被配置为在满足以下条件时启动所述第二开关式转换器电路的开关脉冲 所述第二开关式转换器电路的第二电感器具有预定义磁化状态；以及 自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段， 其中所述预定义时间段是从所述第二开关式转换器电路的先前开关脉冲的启动至所述第二开关式转换器电路的第二电感器具有所述预定义磁化状态的时刻的时间段的预定义部分。
2.根据权利要求I所述的功率因数校正电路， 其中所述预定义磁化状态是其中所述第二电感器完全消磁的磁化状态。
3.根据权利要求I所述的功率因数校正电路， 其中所述时间段的预定义部分是1/N，其中N表示在所述功率因数校正电路中提供的开关式转换器电路的数目。
4.根据权利要求I所述的功率因数校正电路， 其中所述控制电路还被配置为在满足以下条件时启动所述第一开关式转换器电路的开关脉冲 所述第一开关式转换器电路的第一电感器具有预定义磁化状态；以及 自所述第二开关式转换器电路的开关脉冲启动起已经过另ー预定义时间段， 其中所述另ー预定义时间段是从所述第一开关式转换器电路的先前开关脉冲的启动至所述第一开关式转换器电路的第一电感器具有所述预定义磁化状态的时刻的时间段的预定义部分。
5.根据权利要求I所述的功率因数校正电路，还包括 包括第三电感器的至少ー个第三开关式转换器电路； 其中所述控制电路还耦合至所述第三开关式转换器电路。
6.根据权利要求I所述的功率因数校正电路， 其中所述第一开关式转换器电路和所述第二开关式转换器电路中的至少ー个还包括 与相应电感器电感耦合的辅助电感器，以及 与所述辅助电感器耦合的阈值检测器。
7.根据权利要求6所述的功率因数校正电路， 其中所述第一开关式转换器电路和所述第二开关式转换器电路中的至少ー个还包括 存储元件，被配置为存储由相应阈值检测器提供的信号，以及 脉冲发生器，耦合至所述存储元件的输出。
8.根据权利要求7所述的功率因数校正电路， 其中所述脉冲发生器被配置为脉冲宽度调制器。
9.根据权利要求7所述的功率因数校正电路，其中所述第一开关式转换器电路和所述第二开关式转换器电路中的至少ー个包括开关，所述开关的控制输入耦合至所述脉冲发生器的输出。
10.根据权利要求7所述的功率因数校正电路， 其中所述存储元件包括触发器。
11.根据权利要求9所述的功率因数校正电路， 其中所述控制电路耦合在所述存储元件的输出与所述第一开关式转换器电路和所述第二开关式转换器电路中的每ー个的脉冲发生器的输入之间。
12.根据权利要求9所述的功率因数校正电路， 其中所述控制电路包括 至少ー个装置，包括可开关电流源和与所述可开关电流源耦合的电容器。
13.根据权利要求12所述的功率因数校正电路， 其中所述第一开关式转换器电路和所述第二开关式转换器电路中的每ー个耦合至所述至少ー个装置。
14.根据权利要求12所述的功率因数校正电路， 其中所述开关式转换器电路中的任ー个的第一装置的电容器的电容与所述电流源提供的电流之间的比率是该相同开关式转换器电路的第二装置的电容器的电容与所述电流源提供的电流之间的比率的N倍大。
15.根据权利要求13所述的功率因数校正电路， 其中与所述第二开关式转换器电路耦合的至少ー个装置的电流源被配置为根据所述第二开关式转换器电路的存储元件中存储的信号而开关。
16.根据权利要求13所述的功率因数校正电路， 其中与所述第二开关式转换器电路耦合的至少ー个装置的电流源被配置为在所述第ニ开关式转换器电路的第二电感器已进入所述预定义磁化状态时关断。
17.根据权利要求13所述的功率因数校正电路， 其中所述控制器被配置为将由所述第一开关式转换器电路的装置生成的斜坡信号与由所述第二开关式转换器电路的装置生成的斜坡信号进行比较以便确定是否满足第二条件，其中当自所述第一开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时满足所述第二条件。
18.根据权利要求I所述的功率因数校正电路， 其中所述控制电路被配置为基于由针对相应开关式转换器电路满足第一条件且不满足第二条件所在的时间定义的等待时间来调整所述第一开关式转换器电路和所述第二开关式转换器电路中的至少ー个的开关脉冲的持续时间，其中当相应开关式转换器电路的电感器具有预定义磁化状态时满足所述第一条件，并且当自另ー开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时满足所述第二条件。
19.根据权利要求18所述的功率因数校正电路， 其中所述控制电路被配置为延长所述等待时间平均为最长的开关式转换器电路的开关脉冲的持续时间。
20.根据权利要求18所述的功率因数校正电路， 其中所述控制电路被配置为减小所述等待时间平均为最短的开关式转换器电路的开关脉冲的持续时间。
21.根据权利要求7所述的功率因数校正电路， 其中所述控制电路还包括 減法器，被配置为形成所述第一存储元件的输出处提供的信号与所述第二存储元件的输出处提供的信号之间的差值；以及 积分器，耦合至所述减法器的下游，被配置为对所述差值进行积分。
22.根据权利要求21所述的功率因数校正电路， 其中所述控制电路包括以下电路，所述电路被配置为在第二输出处提供參考信号与由所述积分器提供的积分后的差值之间的差值并且在第一输出处提供所述參考信号与由所述积分器提供的积分后的差值之和； 其中所述第一输出耦合至所述第一开关式转换器电路的脉冲发生器的输入；以及 其中所述第二输出耦合至所述第二开关式转换器电路的脉冲发生器的输入。
23.根据权利要求I所述的功率因数校正电路， 其中所述控制电路包括至少ー个数字计数器，所述至少ー个数字计数器被配置为在相应开关式转换器电路内生成开关脉冲时发起从预定义计数器值开始的计数过程，其中所述至少ー个数字计数器中的每ー个专门被分配给ー个开关式转换器电路。
24.根据权利要求23所述的功率因数校正电路， 其中所述控制电路被配置为将两个数字值进行比较以便确定是否满足所述第二条件，其中所述第一数字值与所述第一开关式转换器电路的计数器的当前计数器值相对应，而所述第二数字值与在所述第二电感器进入所述预定义磁化状态的时刻处所述第二开关式转换器电路的计数器的计数器值相对应，并且其中当自所述第一开关式转换器电路的开关脉冲启动起已经过所述预定义时间段时满足所述第二条件。
25.一种功率因数校正电路，包括 第一开关式转换器电路； 第二开关式转换器电路； 与所述第一开关式转换器电路和所述第二开关式转换器电路耦合的控制电路， 其中所述控制电路被配置为在满足以下条件时允许电流流动经过第二开关式转换器电路 经过所述第二开关式转换器电路的电流流动已减小至预定义值； 自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段， 其中所述预定义时间段是从所述第二开关式转换器电路的先前开关脉冲的启动至经过所述第二开关式转换器电路的电流流动已减小至预定义值的时刻的时间段的预定义部分。
全文摘要
提供了一种功率因数校正电路，其可以包括具有第一电感器的第一开关式转换器电路、具有第二电感器的至少一个第二开关式转换器电路、与所述第一开关式转换器电路和所述第二开关式转换器电路耦合的控制电路，其中所述控制电路被配置为在满足以下条件时启动所述第二开关式转换器电路的开关脉冲所述第二开关式转换器电路的第二电感器具有预定义磁化状态以及自所述第一开关式转换器电路的开关脉冲启动起已经过预定义时间段，其中所述预定义时间段是从所述第二开关式转换器电路的先前开关脉冲的启动至所述第二开关式转换器电路的第二电感器具有所述预定义磁化状态的时刻的时间段的预定义部分。
文档编号H02M1/42GK102739032SQ20121010605
公开日2012年10月17日 申请日期2012年4月12日 优先权日2011年4月12日
发明者M.克吕格, M.费尔德凯勒 申请人:英飞凌科技股份有限公司