一种电源系统及其电源冗余控制电路的制作方法
【专利摘要】本发明适用于电源电路领域，提供了一种电源系统及其电源冗余控制电路。在本发明中，通过采用包括第一开关单元、第一欠压检测与驱动单元、第一过压检测与驱动单元、第二开关单元、第二欠压检测与驱动单元、第二过压检测与驱动单元、第一功率切换与浪涌防护单元以及第二功率切换与浪涌防护单元的电源冗余控制电路，对两路电源进行实时的欠压、过压检测及输出级进行工作状态监控，进而根据两路电源的工作状态实现无缝供电切换以保证负载获得稳定的供电电压并正常工作，从而解决了现有技术所存在的对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
【专利说明】—种电源系统及其电源冗余控制电路
【技术领域】
[0001 ] 本发明属于电源电路领域，尤其涉及一种电源系统及其电源冗余控制电路。
【背景技术】
[0002]目前，在许多电源系统中为了避免其中某路电源故障时导致整个电源系统完全瘫痪，普遍通过采用电源冗余技术对未发生故障的电源进行配置后以代替故障电源为负载供电，从而使电源系统能够持续保持良好的工作状态。
[0003]现有技术提供了一种电源冗余并联电路，其通过在两路电源输出与负载之间采用MOS管作为电压检测点，并利用控制检测单元在MOS管的体二极管导通后对MOS管的漏极-源极电压进行实时检测以判断所在支路的电源是否正常工作，并在其中一路电源出现短路或掉电时切换到另一路电源为负载供电。然而，在此电源冗余并联电路中，由于是对MOS管的体二极管进行检测，而且每一支路都是采用单个MOS管，若所有电源的输出电压偏低或者任意一路电源的输出电压偏高，负载仍然能通过MOS管及其体二极管获得电压，这样会导致输出至负载的电压偏高或偏低，从而对负载造成损坏；再者，由于电源、控制检测单元及MOS管均集成在一个供电模块中，这对于配置冗余电源造成不便，且当电源输出电压不稳定时易出现两路电源来回切换而造成对负载的不稳定供电。
[0004]此外，现有技术还提供了 一种并机冗余控制电路，其通过采用多路电源对负载同时供电，当其中某路电源发生故障时，通过控制单元将故障电源断开以保证对负载的正常供电。然而，由于所有电源均连接负载，则当负载短路时会使多个电源失效。
[0005]综上所述，现有技术存在对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
【发明内容】
[0006]本发明的目的在于提供一种电源冗余控制电路，旨在解决现有技术所存在的对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
[0007]本发明是这样实现的，一种电源冗余控制电路，与第一电源、第二电源及负载相连接，所述电源冗余控制电路包括:
[0008]第一开关单元、第一欠压检测与驱动单元、第一过压检测与驱动单元、第二开关单元、第二欠压检测与驱动单元、第二过压检测与驱动单元、第一功率切换与浪涌防护单元及第二功率切换与浪涌防护单元；
[0009]所述第一开关单元的输入端与所述第一电源的输出端连接，用于根据所述第二功率切换与浪涌防护单兀所输出的第一米样电压控制自身的开关状态以输出相应的电压信号;
[0010]所述第一欠压检测与驱动单元的输入端接所述第一开关单元的输出端，用于根据所述第一开关单元输出的电压信号检测所述第一电源是否欠压输出并相应调整驱动状态；[0011]所述第一过压检测与驱动单元的输入端接所述第一开关单元的输出端，用于根据所述第一开关单元输出的电压信号检测所述第一电源是否过压输出并相应调整驱动状态；
[0012]所述第二开关单元的输入端与所述第二电源的输出端连接，用于根据所述第一功率切换与浪涌防护单元所输出的第二采样电压控制自身的开关状态以输出相应的电压信号;
[0013]所述第二欠压检测与驱动单元的输入端接所述第二开关单元的输出端，用于根据所述第二开关单元输出的电压信号检测所述第二电源是否欠压输出并相应调整驱动状态；
[0014]所述第二过压检测与驱动单元的输入端接所述第二开关单元的输出端，用于根据所述第二开关单元输出的电压信号检测所述第二电源是否过压输出并相应调整驱动状态；
[0015]所述第一功率切换与浪涌防护单元的输入端同时与所述第一欠压检测与驱动单元的第一输出端、所述第一过压检测与驱动单元的第一输出端、所述第二欠压检测与驱动单元的第一输出端及所述第二过压检测与驱动单元的第一输出端相连接，电源接入端和电压采样端分别与所述第一电源的输出端和所述第二开关单元的采样电压输入端相连接，输出端接所述负载的输入端，用于根据所述第一欠压检测与驱动单元、所述第一过压检测与驱动单元、所述第二欠压检测与驱动单元及所述第二过压检测与驱动单元各自的驱动状态进行功率切换以调整对所述负载的供电状态，并输出所述第二采样电压，且在由所述第二电源切换至所述第一电源为所述负载供电时，对所述第一电源所输出的浪涌电流进行抑制；
[0016]所述第二功率切换与浪涌防护单元的输入端同时与所述第一欠压检测与驱动单元的第二输出端、所述第一过压检测与驱动单元的第二输出端、所述第二欠压检测与驱动单元的第二输出端及所述第二过压检测与驱动单元的第二输出端相连接，电源接入端和电压采样端分别与所述第二电源的输出端和所述第一开关单元的采样电压输入端相连接，输出端接所述负载的输入端，用于根据所述第一欠压检测与驱动单元、所述第一过压检测与驱动单元、所述第二欠压检测与驱动单元及所述第二过压检测与驱动单元各自的驱动状态进行功率切换以调整对所述负载的供电状态，并输出所述第一采样电压，且在由所述第一电源切换至所述第二电源为所述负载供电时，对所述第二电源所输出的浪涌电流进行抑制。
[0017]所述电源冗余控制电路还包括:
[0018]第一辅助电源单元，输入端接所述第一电源的输出端，输出端同时与所述第一开关单元的电源端、所述第一欠压检测与驱动单元的电源端及所述第一过压检测与驱动单元的电源端相连接，用于为所述第一开关单元、所述第一欠压检测与驱动单元和所述第一过压检测与驱动单元提供基本工作电压；
[0019]第二辅助电源单元，输入端接所述第二电源的输出端，输出端同时与第二开关单元的电源端、所述第二欠压检测与驱动单元的电源端及所述第二过压检测与驱动单元的电源端相连接，用于为所述第二开关单元、所述第二欠压检测与驱动单元和所述第二过压检测与驱动单元提供基本工作电压；[0020]声光报警单元，第一电压端和第二电压端分别接所述第一电源的输出端和所述第二电源的输出端，电源端接入+5V直流电，用于当所述第一电源或所述第二电源的输出电压超出正常输出电压范围时发出声光报警提不；
[0021]滤波储能电容，正极同时与所述第一功率切换与浪涌防护单元的输出端及所述第二功率切换与浪涌防护单元的输出端相连接，负极接地，用于对所述第一功率切换与浪涌防护单元和所述第二功率切换与浪涌防护单元输出的直流电进行稳压滤波处理。
[0022]本发明的另一目的还在于提供一种包括所述电源冗余控制电路的电源系统。
[0023]在本发明中，通过采用包括所述第一开关单元、所述第一欠压检测与驱动单元、所述第一过压检测与驱动单元、所述第二开关单元、所述第二欠压检测与驱动单元、所述第二过压检测与驱动单元、所述第一功率切换与浪涌防护单元以及所述第二功率切换与浪涌防护单元的所述电源冗余控制电路，对两路电源进行实时的欠压、过压检测及输出级进行工作状态监控，进而根据两路电源的工作状态实现无缝供电切换以保证所述负载获得稳定的供电电压并正常工作，从而解决了现有技术所存在的对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
【专利附图】
【附图说明】
[0024]图1是本发明第一实施例提供的电源冗余控制电路的模块结构图；
[0025]图2是本发明第二实施例提供的电源冗余控制电路中第一开关单元的示例电路图；
[0026]图3是本发明第二实施例提供的电源冗余控制电路中第一欠压检测与驱动单元的不例电路图；
[0027]图4是本发明第二实施例提供的电源冗余控制电路中第一过压检测与驱动单元的不例电路图；
[0028]图5是本发明第二实施例提供的电源冗余控制电路中第二开关单元的示例电路图；
[0029]图6是本发明第二实施例提供的电源冗余控制电路中第二欠压检测与驱动单元的不例电路图；
[0030]图7是本发明第二实施例提供的电源冗余控制电路中第二过压检测与驱动单元的不例电路图；
[0031]图8是本发明第二实施例提供的电源冗余控制电路中第一功率切换与浪涌防护单元的示例电路图；
[0032]图9是本发明第二实施例提供的电源冗余控制电路中第二功率切换与浪涌防护单元的示例电路图；
[0033]图10是本发明第二实施例提供的电源冗余控制电路中第一辅助电源单元的示例电路图；
[0034]图11是本发明第二实施例提供的电源冗余控制电路中第二辅助电源单元的示例电路图；
[0035]图12是本发明第二实施例提供的电源冗余控制电路中声光报警单元的示例电路图；[0036]图13是本发明第三实施例提供的电源冗余控制电路中第一开关单元的示例电路图；
[0037]图14是本发明第三实施例提供的电源冗余控制电路中第一欠压检测与驱动单元的不例电路图；
[0038]图15是本发明第三实施例提供的电源冗余控制电路中第一过压检测与驱动单元的不例电路图；
[0039]图16是本发明第三实施例提供的电源冗余控制电路中第二开关单元的示例电路图；
[0040]图17是本发明第三实施例提供的电源冗余控制电路中第二欠压检测与驱动单元的不例电路图；
[0041]图18是本发明第三实施例提供的电源冗余控制电路中第二过压检测与驱动单元的不例电路图；
[0042]图19是本发明第三实施例提供的电源冗余控制电路中第一功率切换与浪涌防护单元的示例电路图；
[0043]图20是本发明第三实施例提供的电源冗余控制电路中第二功率切换与浪涌防护单元的示例电路图；
[0044]图21是本发明第三实施例提供的电源冗余控制电路中升压电路单元的示例电路图；
[0045]图22是本发明第三实施例提供的电源冗余控制电路中升压电路单元的示例电路图。
【具体实施方式】
[0046]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0047]在本发明实施例中，通过采用包括第一开关单元、第一欠压检测与驱动单元、第一过压检测与驱动单元、第二开关单元、第二欠压检测与驱动单元、第二过压检测与驱动单元、第一功率切换与浪涌防护单元以及第二功率切换与浪涌防护单元的电源冗余控制电路，对两路电源进行实时的欠压、过压检测及输出级进行工作状态监控，进而根据两路电源的工作状态实现无缝供电切换以保证负载获得稳定的供电电压并正常工作。
[0048]以下结合具体实施例对本发明的具体实现进行详细描述:
[0049]实施例一:
[0050]图1示出了本发明第一实施例提供的电源冗余控制电路的模块结构图，为了便于说明，仅示出了与本发明第一实施例相关的部分，详述如下:
[0051]电源冗余控制电路100与第一电源200、第二电源300及负载400相连接，电源冗余控制电路100包括:
[0052]第一开关单元101、第一欠压检测与驱动单元102、第一过压检测与驱动单元103、第二开关单元104、第二欠压检测与驱动单元105、第二过压检测与驱动单元106、第一功率切换与浪涌防护单元107及第二功率切换与浪涌防护单元108 ；[0053]第一开关单元101的输入端与第一电源200的输出端连接，用于根据第二功率切换与浪涌防护单兀108所输出的第一米样电压控制自身的开关状态以输出相应的电压信号;
[0054]第一欠压检测与驱动单元102的输入端接第一开关单元101的输出端，用于根据第一开关单元101输出的电压信号检测第一电源200是否欠压输出并相应调整驱动状态；
[0055]第一过压检测与驱动单元103的输入端接第一开关单元101的输出端，用于根据第一开关单元101输出的电压信号检测第一电源200是否过压输出并相应调整驱动状态；
[0056]第二开关单元104的输入端与第二电源300的输出端连接，用于根据第一功率切换与浪涌防护单元107所输出的第二采样电压控制自身的开关状态以输出相应的电压信号;
[0057]第二欠压检测与驱动单元105的输入端接第二开关单元104的输出端，用于根据第二开关单元输出的电压信号检测第二电源300是否欠压输出并相应调整驱动状态；
[0058]第二过压检测与驱动单元106的输入端接第二开关单元104的输出端，用于根据第二开关单元104输出的电压信号检测第二电源300是否过压输出并相应调整驱动状态；
[0059]第一功率切换与浪涌防护单元107的输入端同时与第一欠压检测与驱动单元102的第一输出端、第一过压检测与驱动单元103的第一输出端、第二欠压检测与驱动单元105的第一输出端及第二过压检测与驱动单元106的第一输出端相连接，电源接入端和电压采样端分别与第一电源200的输出端和第二开关单兀104的米样电压输入端相连接,输出端接负载400的输入端，用于根据第一欠压检测与驱动单元102、第一过压检测与驱动单元103、第二欠压检测与驱动单元105及第二过压检测与驱动单元106分别输出的电压信号进行功率切换以调整对负载400的供电状态，并输出第二采样电压，且在由第二电源300切换至第一电源200为负载400供电时，对第一电源200所输出的浪涌电流进行抑制；
[0060]第二功率切换与浪涌防护单元108的输入端同时与第一欠压检测与驱动单元102的第二输出端、第一过压检测与驱动单元103的第二输出端、第二欠压检测与驱动单元105的第二输出端及第二过压检测与驱动单元106的第二输出端相连接，电源接入端和电压采样端分别与第二电源300的输出端和第一开关单兀101的米样电压输入端相连接,输出端接负载400的输入端，用于根据第一欠压检测与驱动单元102、第一过压检测与驱动单元103、第二欠压检测与驱动单元105及第二过压检测与驱动单元106分别输出的电压信号进行功率切换以调整对负载400的供电状态，并输出第一采样电压，且在由第一电源200切换至第二电源300为负载400供电时，对第二电源300所输出的浪涌电流进行抑制。
[0061 ] 电源冗余控制电路100还包括:
[0062]第一辅助电源单兀109,输入端接第一电源200的输出端,输出端同时与第一开关单元101的电源端、第一欠压检测与驱动单元102的电源端及第一过压检测与驱动单元103的电源端相连接，用于为第一开关单元101、第一欠压检测与驱动单元102和第一过压检测与驱动单元103提供基本工作电压；
[0063]第二辅助电源单元110，输入端接第二电源300的输出端，输出端同时与第二开关单元104的电源端、第二欠压检测与驱动单元105的电源端及第二过压检测与驱动单元106的电源端相连接，用于为第二开关单元104、第二欠压检测与驱动单元105和第二过压检测与驱动单元106提供基本工作电压；[0064]声光报警单元111，第一电压端和第二电压端分别接第一电源200的输出端和第二电源300的输出端，电源端接入+5V直流电，用于当第一电源200或第二电源300的输出电压超出正常输出电压范围时发出声光报警提不;
[0065]滤波储能电容C29，正极同时与第一功率切换与浪涌防护单元107的输出端及第二功率切换与浪涌防护单元108的输出端相连接，负极接地，用于对第一功率切换与浪涌防护单元107和第二功率切换与浪涌防护单元108输出的直流电进行稳压滤波处理。当第一电源200与第二电源300相互切换以实现为负载400供电的过程中，为了避免输出电压不稳定，此处采用滤波储能电容C29对第一电源200或第二电源300在切换完成时刻所输出的直流电进行稳压滤波处理；此外，当负载400为动态负载时，滤波储能电容C29同样能够起到对第一电源200和第二电源300所输出的直流电实现稳压滤波处理的作用。
[0066]在本发明实施例中，根据用户对两路电源的配置，第一电源200和第二电源300的正常输出电压为某一特定电压值，且在一正常输出电压范围内(该正常输出电压范围的中间值为第一电源200与第二电源300的正常输出电压)，第一欠压检测与驱动单兀102、第一过压检测与驱动单元103、第二欠压检测与驱动单元105及第二过压检测与驱动单元106判断第一电源200和第二电源300的输出电压为正常输出。当第一电源200或第二电源300的输出电压超出该正常输出电压范围时，声光报警单元111会启动其声音报警和发光报警的双重报警功能，以便用户及时了解电源工作状态并采取措施对电源进行重新配置以恢复对负载的正常供电。
[0067]在本发明实施例中，通过采用包括所述第一开关单元101、所述第一欠压检测与驱动单元102、所述第一过压检测与驱动单元103、所述第二开关单元104、所述第二欠压检测与驱动单元105、所述第二过压检测与驱动单元106、所述第一功率切换与浪涌防护单元107以及所述第二功率切换与浪涌防护单元108的所述电源冗余控制电路，对两路电源进行实时的欠压、过压检测及输出级进行工作状态监控，进而根据两路电源的工作状态实现无缝供电切换以保证所述负载获得稳定的供电电压并正常工作，从而解决了现有技术所存在的对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
[0068]实施例二:
[0069]在本实施例中，结合图2至图12对电源冗余电路中各个组成单元进行说明，应该理解，本实施例只是对本发明的实现方式之一做出说明，详述如下:
[0070]作为本发明一实施例，如图2所示，第一开关单元101包括:
[0071]电阻R1、电阻R2、电阻R3、电阻R4、第一开关管1011、NPN型三极管Q2、电阻R5、电阻R6、PNP型三极管Q3、肖特基二极管D1、电阻R7、PMOS管Q4及电阻R8 ;
[0072]电阻Rl的第一端为第一开关单元101的采样电压输入端，电阻Rl的第二端同时与电阻R2的第一端、电阻R3的第一端及第一开关管1011的控制端相连接，电阻R2的第二端为第一开关单元101的电源端，电阻R3的第二端接地，第一开关管1011的输出端接地，第一开关管1011的输入端同时与电阻R4的第一端及NPN型三极管Q2的基极相连接，电阻R4的第二端接电阻R2的第二端，NPN型三极管Q2的发射极接地，电阻R5连接于NPN型三极管Q2的集电极与PNP型三极管Q3的基极之间，电阻R6连接于PNP型三极管Q3的基极与发射极之间，PNP型三极管Q3的发射极与肖特基二极管Dl的阴极、电阻R7的第一端共接于PMOS管Q4的源极，PMOS管Q4的源极和漏极分别为第一开关单元101的输入端和输出端，PMOS管Q4的栅极、电阻R7的第二端、肖特基二极管Dl的阳极以及PNP型三极管Q3的集电极共接于电阻R8的第一端，电阻R8的第二端接地。
[0073]作为本发明一实施例，如图3所示，第一欠压检测与驱动单元102包括:
[0074]电阻R9、电容Cl、第一电压选择排针JPl、电阻RlO、电阻Rl1、第二电压选择排针JP2、电阻R104、电阻R105、电阻R12、电阻R13、电阻R14、运算放大器U1、电阻R15、电阻R16、电阻R17、电阻R18、第二开关管1021、电阻R19、电阻R20及第三开关管1022 ；
[0075]电阻R9的第一端为第一欠压检测与驱动单元102的输入端，电阻R9的第二端同时与电容Cl的第一端、第一电压选择排针JPl的第二端2、第二电压选择排针JP2的第二端2及运算放大器Ul的反相输入端相连接，电阻RlO连接于第一电压选择排针JPl的第三端3与地之间，电阻Rll连接于第一电压选择排针JPl的第一端I与地之间，电阻R104连接于第二电压选择排针JP2的第三端3与地之间，电阻R105连接于第二电压选择排针JP2的第一端I与地之间，电阻R12连接于运算放大器Ul的同相输入端与正电源端之间，电阻R13和电阻R14均连接于运算放大器Ul的同相输入端与地之间，电阻R15的第一端接运算放大器Ul的输出端，电阻R16连接于运算放大器Ul的同相输入端与电阻R15的第二端之间，运算放大器Ul的正电源端为第一欠压检测与驱动单元102的电源端，运算放大器Ul的负电源端接地，电阻R17连接于电阻R15的第二端与第二开关管1021的控制端之间，电阻R18连接于第二开关管1021的控制端与地之间，第二开关管1021的输出端接地，第二开关管1021的输入端为第一欠压检测与驱动单元102的第二输出端，电阻R19的第一端接第二开关管1021的输入端，电阻R19的第二端与第三开关管1022的控制端共接于电阻R20的第一端，电阻R20的第二端接地，第三开关管1022的输入端为第一欠压检测与驱动单元102的第一输出端，第三开关管1022的输出端接地。
[0076]作为本发明一实施例，如图4所示，第一过压检测与驱动单元103包括:
[0077]电阻R21、电容C2、第三电压选择排针JP3、电阻R22、电阻R23、第四电压选择排针JP4、电阻R106、电阻R107、电阻R24、电阻R25、电阻R26、运算放大器U2、电阻R27、电阻R28、电阻R29、电阻R30、第四开关管1031、电阻R31、电阻R32及第五开关管1032 ；
[0078]电阻R21的第一端为第一过压检测与驱动单元103的输入端，电阻R21的第二端同时与电容C2的第一端、第三电压选择排针JP3的第二端2、第四电压选择排针JP4的第二端2及运算放大器U2的反相输入端相连接，电阻R22连接于第三电压选择排针JP3的第三端3与地之间，电阻R23连接于第三电压选择排针JP3的第一端I与地之间，电阻R106连接于第四电压选择排针JP4的第三端3与地之间，电阻R107连接于第四电压选择排针JP4的第一端I与地之间，电阻R24连接于运算放大器U2的同相输入端与正电源端之间，电阻R25和电阻R26均连接于运算放大器U2的同相输入端与地之间，电阻R27的第一端接运算放大器U2的输出端，电阻R28连接于运算放大器U2的同相输入端与电阻R27的第二端之间，运算放大器U2的正电源端为第一过压检测与驱动单元103的电源端，运算放大器U2的负电源端接地，电阻R29连接于电阻R27的第二端与第四开关管1031的控制端之间，电阻R30连接于第四开关管1031的控制端与地之间，第四开关管1031的输出端接地，第四开关管1031的输入端为第一过压检测与驱动单元103的第一输出端，电阻R31的第一端接第四开关管1031的输入端，电阻R31的第二端与第五开关管1032的控制端共接于电阻R32的第一端，电阻R32的第二端接地，第五开关管1032的输入端为第一过压检测与驱动单元103的第二输出端，第五开关管1032的输出端接地。
[0079]作为本发明一实施例，如图5所示，第二开关单元104包括:
[0080]电阻R33、电阻R34、电阻R35、电阻R36、第六开关管1041、NPN型三极管Q10、电阻R37、电阻R38、PNP型三极管Ql1、肖特基二极管D2、电阻R39、PMOS管Q12及电阻R40 ；
[0081]电阻R33的第一端为第二开关单元104的采样电压输入端，电阻R33的第二端同时与电阻R34的第一端、电阻R35的第一端及第六开关管1041的控制端相连接，电阻R34的第二端为第二开关单元104的电源端，电阻R35的第二端接地，第六开关管1041的输出端接地，第六开关管1041的输入端同时与电阻R36的第一端及NPN型三极管QlO的基极相连接，电阻R36的第二端接电阻R34的第二端，NPN型三极管QlO的发射极接地，电阻R37连接于NPN型三极管QlO的集电极与PNP型三极管Qll的基极之间，电阻R38连接于PNP型三极管Qll的基极与发射极之间，PNP型三极管Qll的发射极与肖特基二极管D2的阴极、电阻R39的第一端共接于PMOS管Q12的源极，PMOS管Q12的源极和漏极分别为第二开关单元104的输入端和输出端，PMOS管Q12的栅极、电阻R39的第二端、肖特基二极管D2的阳极以及PNP型三极管Qll的集电极共接于电阻R40的第一端，电阻R40的第二端接地。
[0082]作为本发明一实施例，如图6所示，第二欠压检测与驱动单元105包括:
[0083]电阻R41、电容C3、第五电压选择排针JP5、电阻R42、电阻R43、第六电压选择排针JP6、电阻R108、电阻R109、电阻R44、电阻R45、电阻R46、运算放大器U3、电阻R47、电阻R48、电阻R49、电阻R50、第七开关管1051、电阻R51、电阻R52及第八开关管1052 ；
[0084]电阻R41的第一端为第二欠压检测与驱动单元105的输入端，电阻R41的第二端同时与电容C3的第一端、第五电压选择排针JP5的第二端2、第六电压选择排针JP6的第二端2及运算放大器U3的反相输入端相连接，电阻R42连接于第五电压选择排针JP5的第三端3与地之间，电阻R43连接于第五电压选择排针JP5的第一端I与地之间，电阻R108连接于第六电压选择排针JP6的第三端3与地之间，电阻R109连接于第六电压选择排针JP6的第一端I与地之间，电阻R44连接于运算放大器U3的同相输入端与正电源端之间，电阻R45和电阻R46均连接于运算放大器U3的同相输入端与地之间，电阻R47的第一端接运算放大器U3的输出端，电阻R48连接于运算放大器U3的同相输入端与电阻R47的第二端之间，运算放大器U3的正电源端为第二欠压检测与驱动单元105的电源端，运算放大器U3的负电源端接地，电阻R49连接于电阻R47的第二端与3的栅极之间，电阻R50连接于第七开关管1051的控制端与地之间，第七开关管1051的输出端接地，第七开关管1051的输入端为第二欠压检测与驱动单兀105的第一输出端，电阻R51的第一端接第七开关管1051的输入端，电阻R51的第二端与第八开关管1052的控制共接于电阻R52的第一端，电阻R52的第二端接地，第八开关管1052的输入端为第二欠压检测与驱动单元105的第二输出端，第八开关管1052的输出端接地。
[0085]作为本发明一实施例，如图7所示，第二过压检测与驱动单元106包括:
[0086]电阻R53、电容C4、第七电压选择排针JP7、电阻R54、电阻R55、第八电压选择排针JP8、电阻Rl 10、电阻Rlll电阻R56、电阻R57、电阻R58、运算放大器U4、电阻R59、电阻R60、电阻R61、电阻R62、第九开关管1061、电阻R63、电阻R64及第十开关管1062 ；
[0087]电阻R53的第一端为第二过压检测与驱动单元106的输入端，电阻R53的第二端同时与电容C4的第一端、第七电压选择排针JP7的第二端2、第八电压选择排针JP8的第二端2及运算放大器U4的反相输入端相连接，电阻R54连接于第七电压选择排针JP7的第三端3与地之间，电阻R55连接于第七电压选择排针JP7的第一端I与地之间，电阻RllO连接于第八电压选择排针JP8的第三端3与地之间，电阻Rlll连接于第八电压选择排针JP8的第一端I与地之间，电阻R56连接于运算放大器U4的同相输入端与正电源端之间，电阻R57和电阻R58均连接于运算放大器U4的同相输入端与地之间，电阻R59的第一端接运算放大器U4的输出端，电阻R60连接于运算放大器U4的同相输入端与电阻R59的第二端之间，运算放大器U4的正电源端为第二过压检测与驱动单元106的电源端，运算放大器U4的负电源端接地，电阻R61连接于电阻R59的第二端与第九开关管1061的控制端之间，电阻R64连接于第九开关管1061的控制端与地之间，第九开关管1061的输出端接地，第九开关管1061的输入端为第二过压检测与驱动单元106的第二输出端，电阻R63的第一端接第九开关管1061的输入端，电阻R63的第二端与第十开关管1062的控制端共接于电阻R64的第一端，电阻R64的第二端接地，第十开关管1062的输入端为第二过压检测与驱动单元106的第一输出端，第十开关管1062的输出端接地。
[0088]在本实施例中，第一开关管1011、第二开关管1021、第三开关管1022、第四开关管1031、第五开关管1032、第六开关管1041、第七开关管1051、第八开关管1052、第九开关管1061及第十开关管1062均为NMOS管(分别为NMOS管Ql、NMOS管Q5、NMOS管Q6、NMOS管Q7、NMOS 管 Q8、NMOS 管 Q9、NMOS 管 Q13、NMOS 管 Q14、NMOS 管 Q15 及 NMOS 管 Q16，如图 2-7所示)，上述NMOS管的栅极、漏极和源极分别对应开关管的控制端、输入端和输出端。
[0089]作为本发明一实施例，如图8所示，第一功率切换与浪涌防护单元107包括:
[0090]电阻R65、肖特基二极管D3、电阻R66、电阻R67、PM0S管Q17、电容C5、PM0S管Q18及电容C6 ；
[0091]电阻R65的第一端为第一功率切换与浪涌防护单元107的电源接入端，电阻R65的第二端与肖特基二极管D3的阳极共接于电阻R66的第一端，电阻R66的第一端为第一功率切换与浪涌防护单元107的输入端，电阻R66的第二端与肖特基二极管D3的阴极共接于PMOS管Q17的栅极，电阻R67连接于电阻R65的第一端与PMOS管Q17的源极之间，PMOS管Q17的栅极为第一功率切换与浪涌防护单元107的电压采样端，PMOS管Q17的漏极与PMOS管Q18的漏极共接于电容C5的第一端，电容C5的第二端、PMOS管Q17的栅极以及PMOS管Q18的栅极共接于电容C6的第一端，电容C6的第二端接地，PMOS管Q18的源极为第一功率切换与浪涌防护单元107的输出端。
[0092]作为本发明一实施例，如图9所示，第二功率切换与浪涌防护单元108包括:
[0093]电阻68、肖特基二极管D4、电阻R69、电阻R70、PMOS管Q19、电容C7、PMOS管Q20及电容C8 ；
[0094]电阻R68的第一端为第二功率切换与浪涌防护单元108的电源接入端，电阻R68的第二端与肖特基二极管D4的阳极共接于电阻R69的第一端，电阻R69的第一端为第二功率切换与浪涌防护单元108的输入端，电阻R69的第二端与肖特基二极管D4的阴极共接于PMOS管Q19的栅极，电阻R70连接于电阻R68的第一端与PMOS管Q19的源极之间，PMOS管Q19的栅极为第二功率切换与浪涌防护单元108的电压采样端，PMOS管Q19的漏极与PMOS管Q20的漏极共接于电容C7的第一端，电容C7的第二端、PMOS管Q19的栅极以及PMOS管Q20的栅极共接于电容C8的第一端，电容C8的第二端接地，PMOS管Q20的源极为第二功率切换与浪涌防护单元108的输出端。作为本发明一实施例，如图10所示，第一辅助电源单元109包括:
[0095]NPN型三极管Q21、电阻R71、电容C9、基准源U5、电阻R72、电阻R73、电容ClO及电容 Cll ；
[0096]NPN型三极管Q21的集电极和发射极分别为第一辅助电源单元109的输入端和输出端，电阻R71连接于NPN型三极管Q21的集电极与基极之间，基准源U5的阴极同时与NPN型三极管Q21的基极及电容C9的第一端相连接，基准源U5的阳极接地，基准源U5的微调极同时与电容C9的第二端、电阻R72的第一端以及电阻R73的第一端相连接，电阻R72的第二端接基准源U5的阴极，电阻R73的第二端接NPN型三极管Q21的发射极，电容ClO和电容Cll均连接于NPN型三极管Q21的发射极与地之间。
[0097]作为本发明一实施例，如图11所示，第二辅助电源单元110包括:
[0098]NPN型三极管Q22、电阻R74、电容C12、基准源U6、电阻R75、电阻R76、电容C13及电容C14 ；
[0099]NPN型三极管Q22的集电极和发射极分别为第二辅助电源单元110的输入端和输出端，电阻R74连接于NPN型三极管Q22的集电极与基极之间，基准源U6的阴极同时与NPN型三极管Q22的基极及电容C12的第一端相连接，基准源U6的阳极接地，基准源U6的微调极同时与电容C12的第二端、电阻R75的第一端以及电阻R76的第一端相连接，电阻R75的第二端接基准源U6的阴极，电阻R76的第二端接NPN型三极管Q22的发射极，电容C13和电容C14均连接于NPN型三极管Q22的发射极与地之间。
[0100]作为本发明一实施例，如图12所示，声光报警单元111包括:
[0101]电阻R77、电阻R78、电容C15、电阻R79、电阻R80、电容C16、延时器DL1、延时器DL2、与门AND1、非门N1、电阻R81、电阻R82、电容C17、电阻R83、电阻R84、电容C18、延时器DL3、延时器DL4、或门ORl、或门0R2、电阻R85、NM0S管Q23、第九电压选择排针JP9、二极管D5、电阻R86、扬声器SP、电阻R87以及二极管D6 ；
[0102]电阻R77的第一端为声光报警单兀111的第一电压端，电阻R77的第二端同时与电阻R78的第一端、电容C15的第一端以及延时器DLl的输入端相连接，电阻R78的第二端与电容C15的第二端共接于地，电阻R79的第一端为声光报警单兀111的第二电压端，电阻R79的第二端同时与电阻R80的第一端、电容C16的第一端以及延时器DL2的输入端相连接，电阻R80的第二端与电容C16的第二端共接于地，延时器DLl的输出端和延时器DL2的输出端分别接与门ANDl的第一输入端和第二输出端，与门ANDl的输出端接非门NI的输入端，电阻R81的第一端接电阻R77的第一端，电阻R81的第二端同时与电阻R82的第一端、电容C17的第一端以及延时器DL3的输入端相连接，电阻R82的第二端与电容C17的第二端共接于地，电阻R83的第一端接电阻R79的第一端，电阻R83的第二端同时与电阻R84的第一端、电容C18的第一端以及延时器DL4的输入端相连接，延时器DL3的输出端和延时器DL4的输出端分别接或门ORl的第一输入端和第二输入端,或门0R2的第一输入端和第二输入端分别与非门NI的输出端和或门ORl的输出端，或门0R2的输出端接电阻R85的第一端，电阻R85的第二端接NMOS管Q23的栅极，NMOS管Q23的源极接地，NMOS管Q23的栅极与第九电压选择排针JP9的第二端2连接，第九电压选择排针JP9的第三端3空接，二极管D5的阳极同时与第九电压选择排针JP9的第一端1、扬声器SP的第二端2及二极管D6的阴极相连接，二极管D5的阴极同时与扬声器SP的第一端1、电阻R86的第一端相连接，电阻R86的第二端为声光报警单元111的电源端，电阻R87连接于电阻R86的第一端与二极管D6的阳极之间。
[0103]以下结合工作原理对本实施例所提供的电源冗余控制电路作进一步说明:
[0104]如果第一电源200先于第二电源300上电，且第一电源200和第二电源300在上电后所输出的直流电的电压值均为正常电压值，第一开关单元101中的NMOS管Ql的栅极因处于高电位而导通，并使PMOS管Q4的栅极电位被拉低而导通，于是，从第一电源200输出的直流电通过PMOS管Q4的漏极分别进入第一欠压检测与驱动单元102和第一过压检测与驱动单元103，然后通过运算放大器Ul和运算放大器U2进行电压比较放大后分别输出一低电平和一高电平，低电平使NMOS管Q5截止，高电平使NMOS管Q7导通，后上电的第二电源200所输出的直流电通过电阻R68的第二端分流至电阻R19，从而使NMOS管Q6的栅极因电位被拉高而导通，所以，NMOS管Q6的漏极和NMOS管Q7的漏极(此时NMOS管Q8因栅极为低电位而截止)同时从电阻R66的第一端拉电流以使PMOS管Q17的栅极和PMOS管Q18的栅极因电位降低而导通(此时由于PMOS管Q17的栅极和PMOS管Q18的栅极均处于低电位，所以第二开关单元104中的NMOS管Q9截止，PMOS管Q12也截止，从第二电源300输出的直流电无法输出至第二欠压检测与驱动单元105和第二过压检测与驱动单元106，则此部分电路停止工作)，进而使第一电源200输出的直流电通过PMOS管Q17和PMOS管Q18输出以便为负载400供电。
[0105]承接上述第一电源200先于第二电源300上电并为负载正常供电的工作过程，当第一电源200所输出的直流电电压低于正常输出电压值时，第一欠压检测与驱动单兀102中的运算放大器Ul会输出一高电平使NMOS管Q5导通(此时NMOS管Q6的栅极因电位降低而截止，从第一电源200输出的直流电通过肖特基二极管D3的阴极输出使PMOS管Q17的栅极电位和PMOS管Q18的栅极电位均升高，则PMOS管Q17和PMOS管Q18均截止，负载400无法从第一电源200获得供电)，并通过其漏极从电阻R69的第一端拉电流以降低PMOS管Q19的栅极和PMOS管Q20的栅极的电位，则NMOS管Ql的栅极电位也随着降低，NMOS管Ql截止，且PMOS管Q4也随之截止，进而使第一欠压检测与驱动单元102和第一过压检测与驱动单元103均停止工作，于是，PMOS管Q19和PMOS管Q20因栅极电位变低而导通，第二电源200所输出的直流电从PMOS管Q20的源极输出为负载400供电。
[0106]承接上述第一电源200先于第二电源300上电并为负载正常供电的工作过程，当第一电源200所输出的直流电电压高于正常输出电压值时，第一过压检测与驱动单兀103中的运算放大器U2会输出一低电平使NMOS管Q7截止(此时从第一电源200输出的直流电通过肖特基二极管D3的阴极输出使PMOS管Q17的栅极电位和PMOS管Q18的栅极电位均升高，则PMOS管Q17和PMOS管Q18均截止，负载400无法从第一电源200获得供电)，则NMOS管Q8因其栅极从电阻R65的第二端得到电流而电位升高，于是，NMOS管Q8导通并由其漏极从电阻R69的第一端拉电流以降低PMOS管Q19的栅极电位与PMOS管Q20的栅极电位，则NMOS管Ql的栅极电位也随着降低，NMOS管Ql截止，且PMOS管Q4也随之截止，进而使第一欠压检测与驱动单元102和第一过压检测与驱动单元103均停止工作，于是，PMOS管Q19和PMOS管Q20因栅极电位变低而导通，第二电源200所输出的直流电从PMOS管Q20的源极输出为负载400供电。在第二电源300开始替代第一电源200为负载400供电的同时，NMOS管Q9因其栅极电位随PMOS管Q17的栅极电位的升高而升高，则NMOS管Q9导通，PMOS管Q12也随之导通，因此，第二欠压检测与驱动单元105和第二过压检测与驱动单元106开始工作。
[0107]由于在第二电源200为负载400供电的过程中，第二开关单元104、第二欠压检测与驱动单元105、第二过压检测与驱动单元106、第一功率切换与浪涌防护单元107以及第二功率切换与浪涌防护单元108的工作原理与第一电源200为负载400供电时的工作原理一致(其中，主要元器件工作原理对应关系为:NM0S管Ql、PMOS管Q4、运算放大器Ul、NMOS管Q5、NMOS管Q6、运算放大器U2、NMOS管Q7及NMOS管Q8分别对应NMOS管Q9、PMOS管Q12、运算放大器U3、NM0S管Q13、NM0S管Q14、运算放大器U4、NM0S管Q15及NMOS管Q16)，因此不再赘述。
[0108]综上所述，当第一电源200输出的直流电的电压低于或高于正常电压值时,第一功率切换与浪涌防护单元107的电压采样端会从低电位变为高电位，从而触发第二开关单元104启动并驱动第二欠压检测与驱动单元105和第二过压检测与驱动单元106进入工作状态，进而使第二功率切换与浪涌防护单元108的电压采样端从高电位变为低电位，从而使第二电源300替代第一电源200为负载400供电。
[0109]当第二电源300输出的直流电的电压低于或高于正常电压值时，第二功率切换与浪涌防护单元108的电压采样端会从低电位变为高电位，从而触发第一开关单元101启动并驱动第一欠压检测与驱动单元102和第一过压检测与驱动单元103进入工作状态，进而使第一功率切换与浪涌防护单兀107的电压米样端从高电位变为低电位,从而使第一电源200替代第二电源300为负载400供电。
[0110]在本发明实施例中，当第一电源200先于第二电源300直接上电为负载400供电，或者因第二电源300欠压或过压输出而切换至第一电源200为负载400供电时，第一电源200所输出的直流电在切换至负载400的瞬间会产生浪涌电流，此时，第一功率切换与浪涌防护单元107能够通过电阻R66、NM0S管Q6及NMOS管Q7对PMOS管Q17和PMOS管Q18的栅极进行可控放电，进而有效地抑制瞬间产生的浪涌电流；当第二电源300先于第一电源200直接上电为负载400供电，或者因第一电源200欠压或过压输出而切换至第二电源300为负载400供电时，第二电源300所输出的直流电在切换至负载400的瞬间会产生浪涌电流，此时，第二功率切换与浪涌防护单元108能够通过电阻R69、NM0S管Q14及NMOS管Q15对PMOS管Q19和PMOS管Q20的栅极进行可控放电，进而有效地抑制瞬间产生的浪涌电流，从而达到保护第一电源200、第二电源300、第一功率切换与浪涌防护单元107及第二功率切换与浪涌防护单元108的目的。
[0111]在本发明实施例中，用户可以通过短路帽将第一电压选择排针JP1、第二电压选择排针JP2、第三电压选择排针JP3、第四电压选择排针JP4、第五电压选择排针JP5、第六电压选择排针JP6、第七电压选择排针JP7及第八电压选择排针JP8的第二端2与第一端I或者第三端3连接，以实现当第一电源200与第二电源300的输出直流电电压为某一正常电压值时，能够使第一欠压检测与驱动单元102、第一过压检测与驱动单元103、第二欠压检测与驱动单元105及第二过压检测电压106能够在相应设定的过欠压检测条件下实现过欠压检测功能。当第一电源200和第二电源300的输出电压为正常电压值12V时，在IOV至15V这个过欠压安全检测范围内，第一欠压检测与驱动单元102、第一过压检测与驱动单元103、第二欠压检测与驱动单元105及第二过压检测与驱动单元106将第一电源200和第二电源300所输出的电压判断为正常输出电压，当用户通过短路帽将第一电压选择排针JPl的第一端I和第二端2、第三电压选择排针JP3的第一端I和第二端2、第五电压选择排针JP5的第一端I和第二端2、第七电压选择排针JP7的第一端I和第二端2连接时，则第一欠压检测与驱动单元102 (第二欠压检测与驱动单元105)在第一电源200 (第二电源300)的输出电压小于IOV时，能够相应地控制PMOS管Q17和PMOS管Q18 (PM0S管Q19和PMOS管Q20)关断；，第一过压检测与驱动单元103 (第二过压检测与驱动单元106)在第一电源200 (第二电源300)的输出电压大于15V时，能够相应地控制PMOS管Q17和PMOS管Q18(PM0S 管 Q19 和 PMOS 管 Q20)关断。
[0112]根据上述实例，将第一电压选择排针JP1、第二电压选择排针JP2、第三电压选择排针JP3、第四电压选择排针JP4、第五电压选择排针JP5、第六电压选择排针JP6、第七电压选择排针JP7及第八电压选择排针JP8的端口连接方式与第一电源200和第二电源300的输出电压、过欠压安全检测范围的对应关系通过下表进行简要说明:
[0113]
端口连接条件电压值过欠压安全检测范围
JPl(1-2) ;JP3(1-2) ;JP5(1-2) ;JP7(1-2) 12V10V~15V
JPl(2-3) ;JP3(2-3) ;JP5(2-3) ;JP7(2-3) 19V17V~22V
JP2(1-2) ;JP4(1-2) ;JP6(1-2) ;JP8(1-2) 24V22V~27V
JP2(2-3) ;JP4(2-3) ;JP6(2-3) ;JP8(2-3) 9V~32V8V~40V
[0114]上表中的“电压值”为第一电源200和第二电源300所输出的直流电的正常电压值。
[0115]通过短路帽将第一电压选择排针JP1、第二电压选择排针JP2、第三电压选择排针JP3、第四电压选择排针JP4、第五电压选择排针JP5、第六电压选择排针JP6、第七电压选择排针JP7及第八电压选择排针JP8的第二端2与第一端I或者第三端3连接，能够满足不同欠压检测范围和不同过压检测范围的使用需求，提高了整个电源冗余控制电路的通用性。
[0116]对于声光报警单元111，如图12所示，首先通过延时器DL1、延时器DL2、延时器DL3及延时器DL4对第一电源200和第二电源300初次上电或相互切换时所输出的直流电进行延时输出，待到第一电源200和第二电源300的输出电流稳定后，在第一电源200与第二电源300所输出的直流电电压均为最小电压(如上表所示，当第一电源200和第二电源300的正常输出电压为12V，则最小电压为10V)时，延时器DLl和延时器DL2的输出电压刚好达到与门ANDl的高电位门槛，于是，与门ANDl开始工作，当第一电源200或者第二电源300的输出电压小于最小电压IOV时，或门0R2输出一高电平使NMOS管Q23导通，于是，扬声器SP和发光二极管D6同时工作以实现声光报警功能；在第一电源200与第二电源300所输出的直流电电压均为最大电压(如上表所示，当第一电源200和第二电源300的正常输出电压为12V，则最大电压为15V)时，延时器DL3和延时器DL4的输出电压刚好达到或门ORl的高电位门槛，于是，或门ORl开始工作，当第一电源200或者第二电源300的输出电压大于最大电压15V时，或门0R2输出一高电平使NMOS管Q23导通，于是，扬声器SP和发光二极管D6同时工作以实现声光报警功能。
[0117]在声光报警单元111中，第九电压选择排针JP9的端口默认连接状态为第一端I和第二端2相连接，如果用户不需要声光报警功能，可以通过从第九电压选择排针JP9的第一端I和第二端2处拔出短路帽，并利用该短路帽将其第二端2和第三端3短接以取消声光报警。
[0118]实施例三:
[0119]在本实施例中，第一辅助电源单元109、第二辅助电源单元110以及声光报警单元111与本发明第二实施例所提供的电路结构相同，因此不再赘述。
[0120]以下结合图13至图20对本实施例所提供的电源冗余控制电路中各个组成单元进行说明，应该理解，本实施例只是对本发明的实现方式之一做出说明，详述如下:
[0121]在本实施例中，第一开关单元101中的第一开关管1011、第一欠压检测与驱动单元102中的第二开关管1021和第三开关管1022、第一过压检测与驱动单元103中的第四开关管1031和第五开关管1032、第二开关单元104中的第六开关管1041、第二欠压检测与驱动单元105中的第七开关管1051和第八开关管1052以及第二过压检测与驱动单元106中的第九开关管1061和第十开关管1062均为PMOS管(分别为PMOS管Q42、PMOS管Q34、PMOS 管 Q35、PMOS 管 Q36、PMOS 管 Q37、PMOS 管 Q43、PMOS 管 Q38、PMOS 管 Q39、PMOS 管 Q40及PMOS管Q41，如图13-18所示)，对于第一开关管1011和第六开关管1041，PMOS管的栅极、源极和漏极分别对应开关管的控制端、输入端和输出端，而对于第二开关管1021、第三开关管1022、第四开关管1031、第五开关管1032、第七开关管1051、第八开关管1052、第九开关管1061及第十开关管1062，PMOS管的栅极、漏极和源极分别对应开关管的控制端、输入端和输出端。其余元器件构成及连接关系与本发明第二实施例所述的一致，因此不再赘述。
[0122]作为本发明一实施例，如图19所示，第一功率切换与浪涌防护单元107包括:
[0123]第一升压电路单元1071、电阻R93、电阻R94、肖特基二极管D8、电阻R95、NMOS管Q27、NM0S管Q28、电容C22以及电容C23 ；
[0124]第一升压电路单元1071的输入端为第一功率切换与浪涌防护单元107的电源接入端，电阻R93的第一端接第一升压电路单元1071的输出端，电阻R93的第二端同时与电阻R94的第一端及肖特基二极管D8的阳极连接，且电阻R94的第一端为第一功率切换与浪涌防护单元107的输入端，肖特基二极管D8的阴极与电阻R94的第二端共接于NMOS管Q27的栅极，电阻R95连接于第一升压电路单元1071的输入端和NMOS管Q27的源极之间，NMOS管Q27的栅极为第一功率切换与浪涌防护单元107的电压采样端，NMOS管Q27的漏极与NMOS管Q28的漏极共接于电容C22的第一端，电容C22的第二端、NMOS管Q27的栅极以及NMOS管Q28的栅极共接于电容C23的第一端，电容C23的第二端接地，NMOS管Q28的源极为第一功率切换与浪涌防护单元107的输出端。
[0125]作为本发明一实施例，如图20所示，第二功率切换与浪涌防护单元108包括:
[0126]第二升压电路单元1081、电阻R101、电阻R102、肖特基二极管D10、电阻R103、NM0S管Q32、NMOS管Q33、电容C27以及电容C28 ；
[0127]第二升压电路单元1081的输入端为第二功率切换与浪涌防护单元108的电源接入端，电阻RlOl的第一端接第二升压电路单元1081的输出端，电阻RlOl的第二端同时与电阻R102的第一端及肖特基二极管DlO的阳极连接，且电阻R102的第一端为第二功率切换与浪涌防护单元108的输入端，肖特基二极管DlO的阴极与电阻R102的第二端共接于NMOS管Q32的栅极，电阻R103连接于第二升压电路单元1081的输入端和NMOS管Q32的源极之间，NMOS管Q32的栅极为第二功率切换与浪涌防护单元108的电压采样端，NMOS管Q32的漏极与NMOS管Q33的漏极共接于电容C27的第一端，电容C27的第二端、NMOS管Q32的栅极以及NMOS管Q33的栅极共接于电容C28的第一端，电容C28的第二端接地，NMOS管Q33的源极为第二功率切换与浪涌防护单元108的输出端。
[0128]在本实施例中，第一升压电路单元1071与第二升压电路单元1081的内部结构相同，因此，以下仅对第一升压电路单元1071的具体结构作详细描述。
[0129]如图21所示，第一升压电路单元1071包括:
[0130]电阻R88、电容C19、电容C20、电阻R89、NPN型三极管Q24、PNP型三极管Q25、电阻R90、非门N2、电阻R91、PWM发生器PGl、NPN型三极管Q26、电阻R92及肖特基二极管D7 ；
[0131]电阻R88的第一端为升压电路单元1071的输入端，电容C19的第一端同时与电阻R88的第一端、电容C20的第一端及NPN型三极管Q24的集电极相连接，电阻R88的第二端接PNP型三极管Q25的发射极，电阻R89连接于PNP型三极管Q25的发射极与地之间，PNP型三极管Q25的基极同时与电阻R90的第一端及NPN型三极管Q24的基极连接，PNP型三极管Q25的集电极与电容C21的第一端共接于肖特基二极管D7的阳极，肖特基二极管D7的阴极与电容C19的第二端连接，且同时为升压电路单元1071的输出端，电阻R90的第二端及非门N2的输出端，非门N2的输入端与电阻R91的第一端共接于PWM发生器PGl的输出端，电阻R91的第二端接NPN型三极管Q26的基极，电阻R92连接于NPN型三极管Q26的发射极与地之间，NPN型三极管Q26的集电极同时与电容C21的第二端及NPN型三极管Q24的发射极相连接。其中，PWM发生器PGl为LTC6992系列的脉宽调制器。
[0132]此外，第一升压电路单元1071还可以具有如下电路结构:
[0133]如图22所示，第一升压电路单元1071包括:
[0134]电容C30、电容C31、电解电容C32、电容C33、电阻R120、电阻R121、电容C34、电容C35、电阻R122、电容C36、电阻R123、电阻R124、升压控制器U15、电容C37、电容C38、电容C39、电阻R125、电阻R126、NM0S管Q50、电阻R127、电感L1、肖特基二极管D20、电解电容C40及电容C41 ；
[0135]电解电容C32的正极为升压电路单元1071的输入端，电解电容C32的负极接地，电容C30和电容C31均连接于电解电容C32的正极与负极之间，升压控制器U15的开关频率设置引脚RC与电容C33的第一端共接于电阻R121的第一端，电容C33的第二端与电阻R120的第一端共接于等电势地，电容C34连接于电阻R120的第二端与升压控制器U15的软启动时间编程引脚SS之间，升压控制器U15的禁用引脚DlSZEN空接，电容C35的第一端与电容C36的第一端共接于升压控制器U15的误差放大器输出脚C0MP，电阻R122连接于电容C35的第二端与电容C36的第二端之间，电阻R123连接于电容C36的第二端与等电势地之间，升压控制器U15的误差放大器反相输入脚FB与电阻R124的第一端共接于电容C36的第二端，升压控制器U15的系统电压输入脚VDD、电阻R121及电感LI的第一端共接于电解电容C32的正极，电容C37的第一端、电容C38的第一端及电容C39的第一端分别接升压控制器U15的稳压输出脚VBP、系统电压输入脚VDD及电流检测引脚ISNS，电容C37的第二端、电容C38的第二端、电容C39的第二端及升压控制器U15的接地引脚GND共接于地，电阻R125连接于升压控制器U15的NMOS管连接脚⑶RV与NMOS管Q50的栅极之间，电阻R126的第一端接升压控制器U15的电流检测引脚ISNS，电阻R126的第二端与电阻R127的第一端共接于NMOS管Q50的源极，电阻R127的第二端接地，NMOS管Q50的漏极与电感LI的第二端共接于肖特基二极管D20的阳极，肖特基二极管D20的阴极为升压电路单元1071的输出端，电解电容C40的正极与电阻R124的第二端共接于肖特基二极管D20的阴极，电解电容C40的负极接地，电容C41连接于肖特基二极管D20的阴极与地之间。其中，升压控制器U15是型号为TSP40210的升压控制芯片。
[0136]以下结合工作原理对本实施例提供的电源冗余控制电路作进一步说明:
[0137]如果第一电源200先于第二电源300上电，且第一电源200和第二电源300在上电后所输出的直流电的电压值均为正常电压值，第一开关单元101中的PMOS管Q42的栅极因处于低电位而导通，并使PMOS管Q4的栅极电位被拉低而导通，于是，从第一电源200输出的直流电通过PMOS管Q4的漏极分别进入第一欠压检测与驱动单元102和第一过压检测与驱动单元103，然后通过运算放大器Ul和运算放大器U2进行电压比较放大后分别输出一低电平和一高电平，低电平使PMOS管Q34导通(此时PMOS管Q35因栅极为高电位而截止)，高电平使PMOS管Q36截止(此时PMOS管Q37因栅极为低电位而导通)，使NMOS管Q27的栅极和NMOS管Q28的栅极因处于高电位而导通，后上电的第二电源200所输出的直流电通过电阻RlOl的第二端被PMOS管Q34和PMOS管Q37引至大地，则NMOS管Q32和NMOS管Q33均因栅极为低电位而截止，第二电源200的所输出的直流电无法通过NMOS管Q32和NMOS管Q33输出至负载400(此时由于NMOS管Q27的栅极和NMOS管Q28的栅极均处于高电位，所以第二开关单元104中的PMOS管Q43截止，PMOS管Q12也截止，从第二电源300输出的直流电无法输出至第二欠压检测与驱动单元105和第二过压检测与驱动单元106，则此部分电路停止工作)，进而使第一电源200输出的直流电通过NMOS管Q27和NMOS管Q28输出以便为负载400供电。
[0138]承接上述第一电源200先于第二电源300上电并为负载正常供电的工作过程，当第一电源200所输出的直流电电压低于正常输出电压值时，第一欠压检测与驱动单兀102中的运算放大器Ul会输出一高电平使PMOS管Q34截止(此时PMOS管Q35的栅极处于低电位而导通，从第一电源200输出的直流电通过肖特基二极管D8的阴极输出使NMOS管Q27的栅极电位和NMOS管Q28的栅极电位均降低，则NMOS管Q27和NMOS管Q28均截止，负载400无法从第一电源200获得供电)，NMOS管Q32的栅极和NMOS管Q33的栅极因PMOS管Q34截止而获得高电平并导通工作，则PMOS管Q42的栅极电位随随之升高，PMOS管Q42截止，且PMOS管Q4也随之截止，进而使第一欠压检测与驱动单元102和第一过压检测与驱动单元103均停止工作，于是，第二电源200所输出的直流电从NMOS管Q33的源极输出为负载400供电。
[0139]承接上述第一电源200先于第二电源300上电并为负载正常供电的工作过程，当第一电源200所输出的直流电电压高于正常输出电压值时,第一过压检测与驱动单兀103中的运算放大器U2会输出一低电平使PMOS管Q36导通(此时从第一电源200输出的直流电通过肖特基二极管D8的阴极输出使NMOS管Q27的栅极电位和NMOS管Q28的栅极电位均降低，则匪OS管Q27和NMOS管Q28均截止，负载400无法从第一电源200获得供电)，则PMOS管Q37因栅极电位升高而截止，NMOS管Q32的栅极和NMOS管Q33的栅极因PMOS管Q37截止而获得高电平并导通工作，则PMOS管Q42的栅极电位升高，PMOS管Q42截止，且PMOS管Q4也随之截止，进而使第一欠压检测与驱动单元102和第一过压检测与驱动单元103均停止工作，于是，第二电源200所输出的直流电从PMOS管Q20的源极输出为负载400供电。在第二电源300开始替代第一电源200为负载400供电的同时，PMOS管Q43因其栅极电位随NMOS管Q27的栅极电位的降低而降低，则PMOS管Q43导通，PMOS管Q12也随之导通，因此，第二欠压检测与驱动单元105和第二过压检测与驱动单元106开始工作。
[0140]由于在第二电源200为负载400供电的过程中，第二开关单元104、第二欠压检测与驱动单元105、第二过压检测与驱动单元106、第一功率切换与浪涌防护单元107以及第二功率切换与浪涌防护单元108的工作原理与第一电源200为负载400供电时的工作原理一致(其中，主要元器件工作原理对应关系为:PM0S管Q42、PM0S管Q4、运算放大器U7、PM0S管Q34、PM0S管Q35、运算放大器U8、PM0S管Q36及PMOS管Q37分别对应PMOS管Q43、PM0S管Q12、运算放大器U9、PMOS管Q38、NMOS管Q39、运算放大器U10、PMOS管Q40及PMOS管Q41)，因此不再赘述。
[0141]从本发明第二实施例与第三实施例可知，第一开关管1011、第二开关管1021、第三开关管1022、第四开关管1031、第五开关管1032、第六开关管1041、第七开关管1051、第八开关管1052、第九开关管1061及第十开关管1062可同时为NMOS管或PMOS管，在实际应用过程中可根据驱动电压的高低对NMOS管和PMOS管进行择一选用。
[0142]本发明实施例还提供了 一种包括上述电源冗余控制电路的电源系统。
[0143]在本发明实施例中，通过采用包括第一开关单元、第一欠压检测与驱动单元、第一过压检测与驱动单元、第二开关单元、第二欠压检测与驱动单元、第二过压检测与驱动单元、第一功率切换与浪涌防护单元以及第二功率切换与浪涌防护单元的电源冗余控制电路，对两路电源进行实时的欠压、过压检测及输出级进行工作状态监控，进而根据两路电源的工作状态实现无缝供电切换以保证负载获得稳定的供电电压并正常工作，从而解决了现有技术所存在的对负载供电不稳定，易造成负载故障，且在负载短路时容易出现多路电源失效的问题。
[0144]实施例一为本发明的较佳实施例，明确了本发明的保护方案，并对本发明中各个单元的功能进行了详述，阐述了此较佳实施例带来的技术效果；实施例二和实施例三对本发明中各个单元的具体电路实现方式及工作原理进行了详述。应该理解，本发明保护的方案为电源冗余控制电路中各个单元的组成及连接关系，而非各个单元的具体实现电路，实施例二、实施例三是本发明的较佳实施例而已，不用于限定本发明。本领域技术人员通过本发明的技术方案的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种电源冗余控制电路，与第一电源、第二电源及负载相连接，其特征在于，所述电源几余控制电路包括: 第一开关单元、第一欠压检测与驱动单元、第一过压检测与驱动单元、第二开关单元、第二欠压检测与驱动单元、第二过压检测与驱动单元、第一功率切换与浪涌防护单元及第二功率切换与浪涌防护单元； 所述第一开关单元的输入端与所述第一电源的输出端连接，用于根据所述第二功率切换与浪涌防护单元所输出的第一采样电压控制自身的开关状态以输出相应的电压信号；所述第一欠压检测与驱动单元的输入端接所述第一开关单元的输出端，用于根据所述第一开关单元输出的电压信号检测所述第一电源是否欠压输出并相应调整驱动状态；所述第一过压检测与驱动单元的输入端接所述第一开关单元的输出端，用于根据所述第一开关单元输出的电压信号检测所述第一电源是否过压输出并相应调整驱动状态； 所述第二开关单元的输入端与所述第二电源的输出端连接，用于根据所述第一功率切换与浪涌防护单元所输出的第二采样电压控制自身的开关状态以输出相应的电压信号；所述第二欠压检测与驱动单元的输入端接所述第二开关单元的输出端，用于根据所述第二开关单元输出的电压信号检测所述第二电源是否欠压输出并相应调整驱动状态；所述第二过压检测与驱动单元的输入端接所述第二开关单元的输出端，用于根据所述第二开关单元输出的电 压信号检测所述第二电源是否过压输出并相应调整驱动状态；所述第一功率切换与浪涌防护单元的输入端同时与所述第一欠压检测与驱动单元的第一输出端、所述第一过压检测与驱动单元的第一输出端、所述第二欠压检测与驱动单元的第一输出端及所述第二过压检测与驱动单元的第一输出端相连接，电源接入端和电压采样端分别与所述第一电源的输出端和所述第二开关单元的采样电压输入端相连接，输出端接所述负载的输入端，用于根据所述第一欠压检测与驱动单元、所述第一过压检测与驱动单元、所述第二欠压检测与驱动单元及所述第二过压检测与驱动单元各自的驱动状态进行功率切换以调整对所述负载的供电状态，并输出所述第二采样电压，且在由所述第二电源切换至所述第一电源为所述负载供电时，对所述第一电源所输出的浪涌电流进行抑制；所述第二功率切换与浪涌防护单元的输入端同时与所述第一欠压检测与驱动单元的第二输出端、所述第一过压检测与驱动单元的第二输出端、所述第二欠压检测与驱动单元的第二输出端及所述第二过压检测与驱动单元的第二输出端相连接，电源接入端和电压采样端分别与所述第二电源的输出端和所述第一开关单元的采样电压输入端相连接，输出端接所述负载的输入端，用于根据所述第一欠压检测与驱动单元、所述第一过压检测与驱动单元、所述第二欠压检测与驱动单元及所述第二过压检测与驱动单元各自的驱动状态进行功率切换以调整对所述负载的供电状态，并输出所述第一采样电压，且在由所述第一电源切换至所述第二电源为所述负载供电时，对所述第二电源所输出的浪涌电流进行抑制。
2.如权利要求1所述的电源冗余控制电路，其特征在于，所述电源冗余控制电路还包括: 第一辅助电源单元，输入端接所述第一电源的输出端，输出端同时与所述第一开关单元的电源端、所述第一欠压检测与驱动单元的电源端及所述第一过压检测与驱动单元的电源端相连接，用于为所述第一开关单元、所述第一欠压检测与驱动单元和所述第一过压检测与驱动单元提供基本工作电压；第二辅助电源单元，输入端接所述第二电源的输出端，输出端同时与第二开关单元的电源端、所述第二欠压检测与驱动单元的电源端及所述第二过压检测与驱动单元的电源端相连接，用于为所述第二开关单元、所述第二欠压检测与驱动单元和所述第二过压检测与驱动单元提供基本工作电压； 声光报警单元，第一电压端和第二电压端分别接所述第一电源的输出端和所述第二电源的输出端，电源端接入+5V直流电，用于当所述第一电源或所述第二电源的输出电压超出正常输出电压范围时发出声光报警提不; 滤波储能电容，正极同时与所述第一功率切换与浪涌防护单元的输出端及所述第二功率切换与浪涌防护单元的输出端相连接，负极接地，用于对所述第一功率切换与浪涌防护单元和所述第二功率切换与浪涌防护单元输出的直流电进行稳压滤波处理。
3.如权利要求1所述的电源冗余控制电路，其特征在于，所述第一开关单元包括: 电阻R1、电阻R2、电阻R3、电阻R4、第一开关管1011、NPN型三极管Q2、电阻R5、电阻R6、PNP型三极管Q3、肖特基二极管D1、电阻R7、PMOS管Q4及电阻R8 ; 所述电阻Rl的第一端为所述第一开关单元的采样电压输入端，所述电阻Rl的第二端同时与所述电阻R2的第一端、所述电阻R3的第一端及所述第一开关管1011的栅极相连接，所述电阻R2的第二端为所述第一开关单元的电源端，所述电阻R3的第二端接地，所述第一开关管1011的源极接地，所述第一开关管1011的漏极同时与所述电阻R4的第一端及所述NPN型三极管Q2的基极相连接，所述 电阻R4的第二端接所述电阻R2的第二端，所述NPN型三极管Q2的发射极接地，所述电阻R5连接于所述NPN型三极管Q2的集电极与所述PNP型三极管Q3的基极之间，所述电阻R6连接于所述PNP型三极管Q3的基极与发射极之间，所述PNP型三极管Q3的发射极与所述肖特基二极管Dl的阴极、所述电阻R7的第一端共接于所述PMOS管Q4的源极，所述PMOS管Q4的源极和漏极分别为所述第一开关单元的输入端和输出端，所述PMOS管Q4的栅极、所述电阻R7的第二端、所述肖特基二极管Dl的阳极以及所述PNP型三极管Q3的集电极共接于所述电阻R8的第一端，所述电阻R8的第二端接地。
4.如权利要求1所述的电源冗余控制电路，其特征在于，所述第一欠压检测与驱动单元包括: 电阻R9、电容Cl、第一电压选择排针、电阻R10、电阻R11、第二电压选择排针、电阻R104、电阻R105、电阻R12、电阻R13、电阻R14、运算放大器U1、电阻R15、电阻R16、电阻R17、电阻R18、第二开关管1021、电阻R19、电阻R20及第三开关管1022 ； 所述电阻R9的第一端为所述第一欠压检测与驱动单元的输入端，所述电阻R9的第二端同时与所述电容Cl的第一端、所述第一电压选择排针的第二端、所述第二电压选择排针的第二端及所述运算放大器Ul的反相输入端相连接，所述电阻RlO连接于所述第一电压选择排针的第三端与地之间，所述电阻Rll连接于所述第一电压选择排针的第一端与地之间，所述电阻R104连接于所述第二电压选择排针的第三端与地之间，所述电阻R105连接于所述第二电压选择排针的第一端与地之间，所述电阻R12连接于所述运算放大器Ul的同相输入端与正电源端之间，所述电阻R13和所述电阻R14均连接于所述运算放大器Ul的同相输入端与地之间，所述电阻R15的第一端接所述运算放大器Ul的输出端，所述电阻R16连接于所述运算放大器Ul的同相输入端与所述电阻R15的第二端之间，所述运算放大器Ul的正电源端为所述第一欠压检测与驱动单元的电源端，所述运算放大器Ul的负电源端接地，所述电阻R17连接于所述电阻R15的第二端与所述第二开关管1021的栅极之间，所述电阻R18连接于所述第二开关管1021的栅极与地之间，所述第二开关管1021的源极接地，所述第二开关管1021的漏极为所述第一欠压检测与驱动单元的第二输出端，所述电阻R19的第一端接所述第二开关管1021的漏极，所述电阻R19的第二端与所述第三开关管1022的栅极共接于所述电阻R20的第一端，所述电阻R20的第二端接地，所述第三开关管1022的漏极为所述第一欠压检测与驱动单元的第一输出端，所述第三开关管1022的源极接地；所述第一过压检测与驱动单元包括: 电阻R21、电容C2、第三电压选择排针、电阻R22、电阻R23、第四电压选择排针、电阻R106、电阻R107、电阻R24、电阻R25、电阻R26、运算放大器U2、电阻R27、电阻R28、电阻R29、电阻R30、第四开关管1031、电阻R31、电阻R32及第五开关管1032 ； 所述电阻R21的第一端为所述第一过压检测与驱动单元的输入端，所述电阻R21的第二端同时与所述电容C2的第一端、所述第三电压选择排针的第二端、所述第四电压选择排针的第二端及所述运算放大器U2的反相输入端相连接，所述电阻R22连接于所述第三电压选择排针的第三端与地之间，所述电阻R23连接于所述第三电压选择排针的第一端与地之间，所述电阻R106连接于所述第四电压选择排针的第三端与地之间，所述电阻R107连接于所述第四电压选择排针的第一端与地之间，所述电阻R24连接于所述运算放大器U2的同相输入端与正电源端之间，所述电阻R25和所述电阻R26均连接于所述运算放大器U2的同相输入端与地之间，所述电阻R27的第一端接所述运算放大器U2的输出端，所述电阻R28连接于所述运算放大器U2的同相输入端与所述电阻R27的第二端之间，所述运算放大器U2的正电源端为所述第一过压检测与驱动单元的电源端，所述运算放大器U2的负电源端接地，所述电阻R29连接于所述电阻R27的第二端与所述第四开关管1031的栅极之间，所述电阻R30连接于所述第四开关管1031的栅极与地之间，所述第四开关管1031的源极接地，所述第四开关管1031的漏极为 所述第一过压检测与驱动单元的第一输出端，所述电阻R31的第一端接所述第四开关管1031的漏极，所述电阻R31的第二端与所述第五开关管1032的栅极共接于所述电阻R32的第一端，所述电阻R32的第二端接地，所述第五开关管1032的漏极为所述第一过压检测与驱动单元的第二输出端，所述第五开关管1032的源极接地。
5.如权利要求1所述的电源冗余控制电路，其特征在于，所述第二开关单元包括: 电阻R33、电阻R34、电阻R35、电阻R36、第六开关管1041、NPN型三极管Q10、电阻R37、电阻R38、PNP型三极管Ql1、肖特基二极管D2、电阻R39、PMOS管Q12及电阻R40 ; 所述电阻R33的第一端为所述第二开关单元的采样电压输入端，所述电阻R33的第二端同时与所述电阻R34的第一端、所述电阻R35的第一端及所述第六开关管1041的栅极相连接，所述电阻R34的第二端为所述第二开关单元的电源端，所述电阻R35的第二端接地，所述第六开关管1041的源极接地，所述第六开关管1041的漏极同时与所述电阻R36的第一端及所述NPN型三极管QlO的基极相连接，所述电阻R36的第二端接所述电阻R34的第二端，所述NPN型三极管QlO的发射极接地，所述电阻R37连接于所述NPN型三极管QlO的集电极与所述PNP型三极管Qll的基极之间，所述电阻R38连接于所述PNP型三极管Qll的基极与发射极之间，所述PNP型三极管Qll的发射极与所述肖特基二极管D2的阴极、所述电阻R39的第一端共接于所述PMOS管Q12的源极，所述PMOS管Q12的源极和漏极分别为所述第二开关单元104的输入端和输出端，所述PMOS管Q12的栅极、所述电阻R39的第二端、所述肖特基二极管D2的阳极以及所述PNP型三极管Qll的集电极共接于所述电阻R40的第一端，所述电阻R40的第二端接地。
6.如权利要求1所述的电源冗余控制电路，其特征在于，所述第二欠压检测与驱动单元包括: 电阻R41、电容C3、第五电压选择排针、电阻R42、电阻R43、第六电压选择排针、电阻Rl08、电阻Rl09、电阻R44、电阻R45、电阻R46、运算放大器U3、电阻R47、电阻R48、电阻R49、电阻R50、第七开关管1051、电阻R51、电阻R52及第八开关管1052 ； 所述电阻R41的第一端为所述第二欠压检测与驱动单元的输入端，所述电阻R41的第二端同时与所述电容C3的第一端、所述第五电压选择排针的第二端2、所述第六电压选择排针的第二端及所述运算放大器U3的反相输入端相连接，所述电阻R42连接于所述第五电压选择排针的第三端与地之间，所述电阻R43连接于所述第五电压选择排针的第一端与地之间，所述电阻R108连接于所述第六电压选择排针的第三端与地之间，所述电阻R109连接于所述第六电压选择排针的第一端与地之间，所述电阻R44连接于所述运算放大器U3的同相输入端与正电源端之间，所述电阻R45和所述电阻R46均连接于所述运算放大器U3的同相输入端与地之间，所述电阻R47的第一端接所述运算放大器U3的输出端，所述电阻R48连接于所述运算放大器U3的同相输入端与所述电阻R47的第二端之间，所述运算放大器U3的正电源端为所述第二欠压检测与驱动单元的电源端，所述运算放大器U3的负电源端接地，所述电阻R49连接于所述电阻R47的第二端与所述第七开关管1051的栅极之间，所述电阻R50连接于所述第七开关管1051的栅极与地之间，所述第七开关管1051的源极接地，所述第七开关管1051的漏极为所述第二欠压检测与驱动单元的第一输出端，所述电阻R51的第一端接所述第七开关管1051的漏极，所述电阻R51的第二端与所述第八开关管1052的栅极共接于所述电阻R52的第一端，所述电阻R52的第二端接地，所述第八开关管1052的漏极为所述第二欠压检测与驱动单元的第二输出端，所述第八开关管1052的源极接地；所述第二过压检测与驱动单 元包括: 电阻R53、电容C4、第七电压选择排针、电阻R54、电阻R55、第八电压选择排针、电阻Rl 10、电阻Rlll电阻R56、电阻R57、电阻R58、运算放大器U4、电阻R59、电阻R60、电阻R61、电阻R62、第九开关管1061、电阻R63、电阻R64及第十开关管1062 ； 所述电阻R53的第一端为所述第二过压检测与驱动单元的输入端，所述电阻R53的第二端同时与所述电容C4的第一端、所述第七电压选择排针的第二端、所述第八电压选择排针的第二端及所述运算放大器U4的反相输入端相连接，所述电阻R54连接于所述第七电压选择排针的第三端与地之间，所述电阻R55连接于所述第七电压选择排针的第一端与地之间，所述电阻RllO连接于所述第八电压选择排针的第三端与地之间，所述电阻Rlll连接于所述第八电压选择排针的第一端与地之间，所述电阻R56连接于所述运算放大器U4的同相输入端与正电源端之间，所述电阻R57和所述电阻R58均连接于所述运算放大器U4的同相输入端与地之间，所述电阻R59的第一端接所述运算放大器U4的输出端，所述电阻R60连接于所述运算放大器U4的同相输入端与所述电阻R59的第二端之间，所述运算放大器U4的正电源端为所述第二过压检测与驱动单元的电源端，所述运算放大器U4的负电源端接地，所述电阻R61连接于电阻R59的第二端与所述第九开关管1061的栅极之间，所述电阻R64连接于所述第九开关管1061的栅极与地之间，所述第九开关管1061的源极接地，所述第九开关管1061的漏极为所述第二过压检测与驱动单元的第二输出端，所述电阻R63的第一端接所述第九开关管1061的漏极，所述电阻R63的第二端与所述第十开关管1062的栅极共接于所述电阻R64的第一端，所述电阻R64的第二端接地，所述第十开关管1062的漏极为所述第二过压检测与驱动单元的第一输出端，所述第十开关管1062的源极接地。
7.如权利要求3-6任一项所述的电源冗余控制电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十所述开关管同时为NMOS管或PMOS管。
8.如权利要求1所述的电源冗余控制电路，其特征在于，所述第一功率切换与浪涌防护单元包括: 电阻R65、肖特基二极管D3、电阻R66、电阻R67、PM0S管Q17、电容C5、PM0S管Q18及电容C6 ； 所述电阻R65的第一端为所述第一功率切换与浪涌防护单元的电源接入端，所述电阻R65的第二端与 所述肖特基二极管D3的阳极共接于所述电阻R66的第一端，所述电阻R66的第一端为所述第一功率切换与浪涌防护单元的输入端，所述电阻R66的第二端与所述肖特基二极管D3的阴极共接于所述PMOS管Q17的栅极，所述电阻R67连接于所述电阻R65的第一端与所述PMOS管Q17的源极之间，所述PMOS管Q17的栅极为所述第一功率切换与浪涌防护单元的电压采样端，所述PMOS管Q17的漏极与所述PMOS管Q18的漏极共接于所述电容C5的第一端，所述电容C5的第二端、所述PMOS管Q17的栅极以及所述PMOS管Q18的栅极共接于所述电容C6的第一端，所述电容C6的第二端接地，所述PMOS管Q18的源极为所述第一功率切换与浪涌防护单元的输出端； 所述第二功率切换与浪涌防护单元包括: 电阻68、肖特基二极管D4、电阻R69、电阻R70、PMOS管Q19、电容C7、PMOS管Q20及电容C8 ； 所述电阻R68的第一端为所述第二功率切换与浪涌防护单元的电源接入端，所述电阻R68的第二端与所述肖特基二极管D4的阳极共接于所述电阻R69的第一端，所述电阻R69的第一端为所述第二功率切换与浪涌防护单元的输入端，所述电阻R69的第二端与所述肖特基二极管D4的阴极共接于所述PMOS管Q19的栅极，所述电阻R70的连接于所述电阻R68的第一端与所述PMOS管Q19的源极之间，所述PMOS管Q19的栅极为所述第二功率切换与浪涌防护单的电压采样端，所述PMOS管Q19的漏极与所述PMOS管Q20的漏极共接于所述电容C7的第一端，所述电容C7的第二端、所述PMOS管Q19的栅极以及所述PMOS管Q20的栅极共接于所述电容CS的第一端，所述电容CS的第二端接地，所述PMOS管Q20的源极为所述第二功率切换与浪涌防护单元的输出端。
9.如权利要求1所述的电源冗余控制电路，其特征在于，所述第一功率切换与浪涌防护单元包括: 第一升压电路单元、电阻R93、电阻R94、肖特基二极管D8、电阻R95、NMOS管Q27、NMOS管Q28、电容C22以及电容C23 ； 所述第一升压电路单元的输入端为所述第一功率切换与浪涌防护单元的电源接入端，所述电阻R93的第一端接所述第一升压电路单元的输出端，所述电阻R93的第二端同时与所述电阻R94的第一端及所述肖特基二极管D8的阳极连接，且所述电阻R94的第一端为所述第一功率切换与浪涌防护单元的输入端，所述肖特基二极管D8的阴极与所述电阻R94的第二端共接于所述NMOS管Q27的栅极，所述电阻R95连接于所述升压电路单元的输入端和所述NMOS管Q27的源极之间，所述NMOS管Q27的栅极为所述第一功率切换与浪涌防护单元的电压采样端，所述NMOS管Q27的漏极与所述NMOS管Q28的漏极共接于所述电容C22的第一端，所述电容C22的第二端、所述NMOS管Q27的栅极以及所述NMOS管Q28的栅极共接于所述电容C23的第一端，所述电容C23的第二端接地，所述NMOS管Q28的源极为所述第一功率切换与浪涌防护单元的输出端； 第二功率切换与浪涌防护单元包括: 第二升压电路单元、电阻RlOl、电阻R102、肖特基二极管D10、电阻R103、NMOS管Q32、NMOS管Q33、电容C27以及电容C28 ； 所述第二升压电路单元的输入端为所述第二功率切换与浪涌防护单元的电源接入端，所述电阻RlOl的第一端接所述升压电路单元的输出端，所述电阻RlOl的第二端同时与所述电阻R102的第一端及所述肖特基二极管DlO的阳极连接，且所述电阻R102的第一端为所述第二功率切换与浪涌防护单元的输入端，所述肖特基二极管DlO的阴极与所述电阻R102的第二端共接于所述NMOS管Q32的栅极，所述电阻R103连接于所述第二升压电路单元的输入端和所述NMOS管Q32的源极之间，所述NMOS管Q32的栅极为所述第二功率切换与浪涌防护单元的电压采样端，所述NMOS管Q32的漏极与所述NMOS管Q33的漏极共接于所述电容C27的第一端，所 述电容C27的第二端、所述NMOS管Q32的栅极以及所述NMOS管Q33的栅极共接于所述电容C28的第一端，所述电容C28的第二端接地，所述NMOS管Q33的源极为所述第二功率切换与浪涌防护单元的输出端。
10.一种电源系统，其特征在于，所述电源系统还包括如权利要求1至8任一项所述的电源冗余控制电路。
【文档编号】H02J9/06GK103457346SQ201210178999
【公开日】2013年12月18日 申请日期:2012年6月1日 优先权日:2012年6月1日
【发明者】陈志列, 万小伟, 王志远 申请人:研祥智能科技股份有限公司