专利名称：同步整流控制电路、变换器和同步整流控制方法
技术领域：
本发明涉及同步整流技术领域，更具体地，涉及一种同步整流控制电路、变换器和同步整流控制方法。
背景技术：
开关电源(例如，变换器)可以包括变压器、谐振电路、同步整流电路以及同步整流控制电路。例如，变换器可以将第一直流电源直流电压经过谐振电路变成第一交流电压，交流电压经过变压器变成第二交流电压，第二交流电压经过同步整流电路转换成第二直流电压加在负载上，从而完成从第一直流电压到第二直流电压的转换，其中同步整流控制电路通过控制同步整流电路中的同步整流开关管的开通和关断来实现同步整流。同步整流技术是开关电源领域中应用广泛的技术，其采用通态电阻极低的专用功率金属氧化层半导体场效应晶体管(Metal Oxide Semiconductor Field Effect·Transistor, MOSFET)取代整流二极管，以降低整流损耗。同时，在轻载时，将同步整流开关管工作在仿二极管模式(Ideal DiodeEmulation, IDE)。根据同步整流开关管关断时电感电流是否为零，可以将开关电源的工作模式分为连续模式(Continuous Current mode, CCM)、断续模式(Discontinuous Currentmode, DCM)以及临界模式(Critical Current mode, CrCM) 在CCM模式下，同步整流开关管关断时电感电流不为零，而在DCM/CrCM模式下，同步整流开关管关断时电感电流为零。在DCM模式下，可以消除输出滤波环流，减小磁损和开关损耗，同时防止反灌电流，从而提高可靠性。目前智能整流(Smart Rectifier)电路一般采用模拟器件来实现同步整流。在同步整流过程中，可以检测同步整流开关管(例如，MOSFET)的源极与漏极之间的电压Vds，并且利用比较器比较电压Vds与三个电平阈值Vthl、Vth2和Vth3。Vthl为关断电平阈值，即关断临界电压，Vth2为开通电平阈值，即开通临界电压，Vth3为复位电平阈值，即复位临界电压。当电压Vds达到电平阈值Vth2时，产生同步整流驱动信号，并维持一个预设的最小导通时间(Minimum On Time, MOT);当Vds达到电平阈值Vthl时，同步整流的驱动信号被关闭，且产生自锁，从而防止关断时所产生的振荡电压使得同步整流开关管误导通；当Vds达到Vth3时，最小关断时间复位，从而又开始下一个周期的检测和控制。通常，同步整流开关管与主开管不能同时导通，两者之间存在死区时间。然而，不同同步整流开关管的导通电阻(Rllm)有差异，由于采用比较器来比较电压Vds和电平阈值，使得电平阈值不容易调节到最佳值，因此，使得同步整流的死区时间的调节不灵活。
发明内容
本发明的实施例提供了一种同步整流控制电路、变换器和同步整流控制方法，能够灵活地调节同步整流的死区时间。
一方面提供了一种同步整流控制电路，包括检测模块，用于检测同步整流开关管的漏极和源极之间的电压，并且将该电压与至少一个电平阈值进行比较得到至少一个比较结果，并且分别根据上述至少一个比较结果生成与上述至少一个电平阈值相对应的至少一个脉冲序列；微处理器，用于设置并提供与上述至少一个脉冲序列相对应的至少一个前沿消隐阈值；控制模块，用于接收该检测模块生成的上述至少一个脉冲序列和该微处理器提供的上述至少一个前沿消隐阈值，分别对上述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在上述至少一个计数值达到上述至少一个前沿消隐阈值时，生成驱动控制信号；驱动器，用于接收该控制模块输出的该驱动控制信号，并且根据该驱动控制信号驱动该同步整流开关管。另一方面，提供了一种变换器，包括上述同步整流控制电路。另一方面，提供了一种同步整流控制方法，包括将同步整流开关管的漏极和源极之间的电压与至少一个电平阈值进行比较得到至少一个比较结果；分别根据上述至少一个比较结果生成与上述至少一个电平阈值相对应的至少一个脉冲序列；分别对上述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在上述至少一个计数值达到至少·一个前沿消隐阈值时，生成驱动控制信号；根据该驱动控制信号驱动该同步整流开关管。根据本发明的实施例可以将同步整流开关管的漏极和源极之间的电压与电平阈值的比较结果离散化成脉冲序列，并且对该脉冲序列的脉冲数目进行计数得到计数值，并在该计数值达到微处理器设置的前沿消隐阈值时才发出控制同步整流开关管的开关的控制信号。由于该前沿消隐阈值可以利用微处理器设置，因此，可以通过该前沿消隐阈值控制同步整流开关管导通或关断的时刻，从而能够灵活地调整死区时间。
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是根据本发明的一个实施例的同步整流控制电路的电路框图。图2是根据本发明的另一实施例的同步整流控制电路的电路框图。图3是根据本发明的另一实施例的同步整流控制电路的电路框图。图4是根据本发明的另一实施例的变换器的电路5是根据本发明的另一实施例的CCM模式下同步整流控制的时序图。图6是根据本发明的另一实施例的DCM/CrCM模式下同步整流控制的时序图。图7是根据本发明的另一实施例的DCM/CrCM模式下同步整流控制的时序图。图8是根据本发明的另一实施例的同步整流控制方法的示意性流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。常规的智能整流电路除了同步整流的死区时间的调节不灵活外，由于没有DPWM同步信号，在CCM模式下不容易控制关断时间，只有在DCM模式下才能获得较好的同步整流控制状态。根据本发明的实施例通过将实时信号(例如，同步整流开关管的漏极和源极之间的电压)进行离散化处理，以实现灵活的数字检测和控制，达到更好的同步整流控制效果。图I是根据本发明的一个实施例的同步整流控制电路100的电路框图。同步整流控制电路100包括检测模块110，控制模块120、微处理器130、驱动器140。检测模块110检测同步整流开关管的漏极和源极之间的电压Vds，并且将该电压Vds与至少一个电平阈值进行比较得到至少一个比较结果，并且分别根据上述至少一个比较结果生成与上述至少一个电平阈值相对应的至少一个脉冲序列。微处理器140设置并提供与上述至少一个脉冲序列相对应的至少一个前沿消隐阈值。控制模块120接收检测模块·110生成的上述至少一个脉冲序列和微处理器130提供的上述至少一个前沿消隐阈值，分别对上述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在上述至少一个计数值达到上述至少一个前沿消隐阈值时，生成驱动控制信号。驱动器130接收控制模块120输出的该驱动控制信号，并且根据该驱动控制信号驱动同步整流开关管Q1。例如，上述至少一个电平阈值可以是同步整流的电平阈值Vthl和Vth2中的至少一个，Vthl和Vth2均为负值，并且Vthl大于Vth2，其中Vthl用于控制同步整流开关管Ql的关断，例如，在上述电压Vds大于Vthl时发出关断同步整流开关管的控制信号，Vth2用于控制同步整流开关管的开通，例如，在上述电压Vds小于Vth2时，发出开通同步整流开关管Ql的控制信号。本发明的实施例将同步整流开关管的漏极和源极之间的电压大于Vthl的状态称为续流过零状态，而将该电压小于Vth2的状态称为续流状态。控制模块120可以通过编程的形式来实现，例如，采用现场可编程门阵列(FieldProgrammable Gate Array, FPGA)以编程的形式来实现。本发明的实施例并不限于此，例如，还可以采用复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)等以可编程的形式来实现。根据本发明的实施例将通过比较上述电平阈值和上述电压Vds得到的比较结果(即续流过零状态和/或续流状态)离散化成高频序列，对该高频序列的脉冲数目进行计数得到计数值，并且在该计数值达到微处理器设置的前沿消隐阈值时才发出控制信号，以控制驱动器开关或关断同步整流开关管。例如，该前沿消隐阈值设置为5，则控制模块120接收到5个检测模块110输出的第5个脉冲时才发出控制信号。根据本发明的实施例可以在先设置Vthl和Vth2，然后通过调节前沿消隐阈值的大小来调整同步整流开关管关断或导通的时机。换句话说，通过Vthl和Vth2可以粗略调整同步整流开关管关断或导通的时机，进一步通过调节前沿消隐阈值的大小来精细地调整同步整流开关管关断或导通的时机。根据本发明的实施例可以将同步整流开关管的漏极和源极之间的电压与电平阈值的比较结果离散化成脉冲序列，并且对该脉冲序列的脉冲数目进行计数得到计数值，并在该计数值达到微处理器设置的前沿消隐阈值时才发出用于驱动同步整流开关管的控制信号。由于该前沿消隐阈值可以利用微处理器设置，因此，可以通过该前沿消隐阈值调整同步整流开关管导通或关断的时机，从而能够灵活地调整死区时间。另外，设置前沿消隐时间还可以避免检测到的电压信号中的毛剌造成误发控制信号。图2是根据本发明的另一实施例的同步整流控制电路200的电路框图。200包括检测模块210、控制模块220、微处理器MCU、驱动器U6。图2的实施例的检测模块210、控制模块220、MCU、驱动器U6与图I的实施例的检测模块110，控制模块120、微处理器130、驱动器140类似，在此适当省略详细的描述。根据本发明的实施例，检测模块210包括第一比较器Compl、第二比较器Comp2、第一与门U3、第二与门U4和预设频率的时钟，所述至少一个电平阈值包括关断电平阈值和开通电平阈值，其中第一比较器Compl比较上述电压Vds与关断电平阈值，并且在该电压大于关断电平阈值时输出第一比较结果，第一与门接收第一比较器Compl输出的第一比较结果和预设频率的时钟输出的时钟序列，并且输出第一脉冲序列，关断电平阈值为负值；第二比较器Comp2比较上述电压与开通电平阈值，并且在该电压小于开通电平阈值时输出第二比较结果，第二与门U4接收第二比较器Comp2输出的第二比较结果和该预设频率的时钟输出的时钟序列，并且输出第二脉冲序列，其中开通电平阈值为负值，开通电平阈值小于关断·电平阈值，关断电平阈值是用于关断所述同步整流开关管的电平阈值，并且开通电平阈值是开通所述同步整流开关管的电平阈值。例如，关断电平阈值为Vthl，开通电平阈值为Vth2，第一比较结果为续流过零状态，第二比较结果为续流状态。例如，时钟的预设频率可以是33MHz，本发明的实施例并不限于此，例如，还可以是25MHz、50MHz、100M等其它频率。可以根据检测精度的要求选择合适的时钟频率，例如，时钟频率越高，检测精度越高。根据本发明的实施例，微处理器MCU设置并提供与第一脉冲序列和第二脉冲序列相对应的第一前沿消隐阈值和第二前沿消隐阈值，其中控制模块220包括关断单元U1，用于接收微处理器MCU提供的第一前沿消隐阈值和检测模块220提供的第一脉冲序列，对第一脉冲序列的脉冲数目进行计数得到第一计数值，并且在第一计数值大于第一前沿消隐阈值的情况下，输出低电平的第一控制信号；开通单元U2，用于接收微处理器MCU提供的第二前沿消隐阈值和检测模块210提供的第二脉冲序列，对第二脉冲序列的脉冲数目进行计数得到第二计数值，并且在第二计数值大于第二前沿消隐阈值的情况下，输出高电平的第二控制信号；第四与门U7，用于接收关断单元Ul的输出的第一控制信号和开通单元U2的输出的第二控制信号，并且根据第一控制信号和第二控制信号输出上述驱动控制信号控制驱动器开通或关断同步整流开关管，其中，驱动控制信号为高电平时控制驱动器开通同步整流开关管，驱动控制信号为低电平时控制驱动器关断同步整流开关管。例如,在DCM模式下，当第一控制信号为低电平时，第四与门U7输出低电平,从而控制驱动器U6关断同步整流开关管Ql ;当第一控制信号和第二控制信号均为高电平时，第四与门U7输出低电平，从而控制驱动器U6开通同步整流开关管Ql。图2的同步整流控制电路200还包括数字脉宽调制(Digital Pulse WidthModulation, DPWM)引擎，用于产生DPWM同步信号(例如，DPWM方波信号)，第四与门U7还接收DPWM引擎输出的该DPWM同步信号，其中第四与门U7在第一控制信号为低电平时关断该DPWM同步信号，在第二控制信号和第二控制信号均为高电平时，输出该DPWM同步信号，并且在该DPWM同步信号为低电平时，控制驱动器U6关断该同步整流开关管，在该DPWM同步信号为高电平时，控制驱动器U6开通同步整流开关管Ql。根据本发明的实施例在第四与门U7的输入端添加DPWM同步信号可以进一步控制同步整流开关管的关断，例如，在CCM模式下，当DPWM同步信号变为低电平时，上述电压Vds可能还未超Vthl，这时，可以通过低电平的DPWM同步信号使同步整流开关管关断。由于开关同步信息是可以已知的，因此，同步关断时间的控制可以更优化。可选地，作为另一实施例，开通单元U2和关断单元Ul还从上述DPWM引擎接收该DPWM同步信号，并且在每个同步整流周期利用该DPWM同步信号各自进行复位。例如，在每个同步整流周期中，开通单元U2和关断单元Ul中的计数器或者用于锁存信号的寄存器可以通过DPWM同步信号的高电平或低电平进行复位，以便进行下一周期的同步整流控制。图2是根据本发明的另一实施例的同步整流控制电路300的电路框图。300包括·检测模块310、控制模块320、微处理器MCU、驱动器U6。图3的实施例的检测模块310、控制模块320、MCU、驱动器U6与图2的实施例的图2的实施例的检测模块210、控制模块220、MCU、驱动器U6类似，在此适当省略详细的描述。根据本发明的实施例，微处理器MCU还设置并提供第三前沿消隐阈值上述至少一个电平阈值还包括复位电平阈值，。检测模块310还包括第三比较器Comp3和第三与门U5，其中第三比较器Comp3比较该电压与复位电平阈值输出第三比较结果，第三与门U5接收第三比较器Comp3输出的第三比较结果和该预设频率的时钟输出的时钟序列，并且输出第三脉冲序列，其中关断单元Ul和开通单元U2还从第三与门U5接收第三脉冲序列，对第三脉冲序列的脉冲数目进行计数得第三计数值，并且在每个同步整流周期在第三计数值达到第三前沿消隐阈值的情况下各自进行复位。例如，在每个同步整流周期中，开通单元U2和关断单元Ul中的计数器或者用于锁存信号的寄存器可以通过第三脉冲序列进行复位，以便进行下一周期的同步整流控制，例如，第三前沿消隐阈值被设置为5，则可以在脉冲序列的第5个脉冲进行复位。可选地，作为另一实施例，微处理器MCU还为关断单元Ul设置并提供最小关断时间阈值，关断单元Ul还在第一计数值大于第一前沿消隐阈值的情况下，触发计数得到最小关断时间计数值，并且关断单元Ul还在最小开通时间计数值小于最小开通时间阈值时向第四与门U7输出低电平的第一控制信号，以便第四与门U7控制驱动器U6关断同步整流开关管Ql。例如，最小关断时间阈值可以通过微处理器MCU设置，可以方便地通过调节该最小关断时间阈值来调整合适的最小关断时间。可选地，第一控制信号也可以输出给开通单元U2，以便开通单元U2向和四与门U7输出低电平信号来关断同步整流开关管Q1。可选地，作为另一实施例，微处理器MCU还为开通单元U2设置并提供最小开通时间阈值，开通单元U2还在第二计数值大于第二前沿消隐阈值的情况下，触发计数得到最小开通时间计数值，在最小开通时间计数值小于最小开通时间阈值时向关断单元Ul发送第三控制信号，用以使关断单元Ul向第四与门U7输出高电平的第一控制信号。例如，最小开通时间阈值可以通过微处理器MCU设置，可以方便地通过调节该最小开通时间阈值来调整合适的最小开通时间。可选地，作为另一实施例，关断单元Ul在第一计数值大于第一前沿消隐阈值时，向开通单元U2输出过零状态信号，开通单元U2在最小开通时间计数达到该最小开通时间阈值时，检测该过零状态信号，如果该过零状态信号为高电平，则确定该同步整流开关管所在的同步整流电路的负载为轻载，并且向第四与门U7输出低电平的第二控制信号。例如，在轻载模式下，控制第四与门U7不输出DPWM同步信号，则同步整流开关管无驱动，只通过其体二级管续流。不同的同步整流开关管的导通电阻存在差异，因此检测到的信号的大小会有差异，通过调节最小开通时间阈值和第一前沿消隐阈值，可以获得最佳的续流过零点的检测。进一步，在接下来的某个同步整流周期中，通单元U2还在最小开通时间计数达到该最小开通时间阈值时，检测该过零状态信号，如果该过零状态信号为低电平，则确定负载为重载，并且可以根据上述计数值与前沿消隐阈值和最小开通时间阈值控制DPWM同步信·号的输出，以驱动同步整流开关管。可选地，作为另一实施例，同步整流控制电路100还包括电压箝位电路Q2，连接在检测模块310与同步整流开关管Ql的漏极或源极之间，用于对上述电压进行箝位控制。根据本发明的实施例，提供了一种包括上述实施例中的同步整流控制电路的变换器。该变换器可以包括变压器；谐振电路；同步整流电路，包括同步整流开关管；以及同步整流控制电路，包括用于检测同步整流开关管的漏极和源极之间的电压，将所述电压与至少一个电平阈值进行比较得到至少一个比较结果，并且分别根据上述至少一个比较结果生成与上述至少一个电平阈值相对应的至少一个脉冲序列；设置并提供与上述至少一个脉冲序列相对应的至少一个前沿消隐阈值；分别对上述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在上述至少一个计数值达到所述至少一个前沿消隐阈值时，生成驱动控制信号；根据该驱动控制信号驱动同步整流开关管。图4是根据本发明的另一实施例的变换器的电路图。图4的实施例的变换器可以包括BUCK电路、主开关管Q3的驱动器U8、待控制的同步整流开关管Ql的同步整流控制电路400。图4的实施例的变换器采用非隔离BUCK电路，可以包括同步整流开关管Q1、主开关管Q3以及线圈L。同步整流控制电路400可以包括电压箝位电路Q2、检测模块410、控制模块420、DPWM引擎、微处器MCU以及驱动器U6。检测模块410可以包括比较器Compl、比较器Comp2、电平阈值VTH1、电平阈值VTH2、与门U3、与门U4和33MHz的高频时钟。控制模块420可以包括关断单元Ul和开通单元U2以及与门U7。主开关管Q3的源极和同步整流开关管Ql的漏极可以连接到线圈L的同一端。主开关管Q3连接到电源Vl的正极。Vl的负极接地。同步整流开关管Ql的源极接地，其栅极接收同步整流控制电路400的驱动。主开关管Q3接收驱动器U8的驱动，即驱动器U8的输出端连接到主开关管Q3的栅级。驱动器U8接收DPWM引擎输出的控制信号(例如，DPWM方波)。DPWM引擎用于输出用于驱动同步整流开关管Ql的DPWM同步信号SYN和用于驱动主开关管Q3的控制信号，两个信号不能同时为高电平，使得主开关管Q3与同步整流开关管Ql不能同时导通。同步整流电路400还包括电压箝位电路Q2，检测模块410通过电压箝位电路Q2连接到同步整流开关管Ql的漏极。电压箝位电路Q2的漏极连接到同步整流开关管Ql的漏极，电压箝位电路Q2的源极连接到检测模块410，电压箝位电路Q2的栅极通过电平阈值Vclamp接地,用于将被检测的电压Vds抑制在Vclamp以下，以便消除Vds信号中的毛刺。电压箝位电路Q2是可选的，检测电路410也可以直接连接到同步整流开关管Ql的漏极。检测模块410可以对同步整流开关管Ql进行续流状态检测和续流过零状态检测，例如，可以通过检测同步整流开关管Ql的漏极和源极之间的电压来检测同步整流开关管Ql是否处于续流状态或者续流过零状态。同步整流开关管Ql处于续流状态时，同步整流开关管Ql的漏极和源极之间的电压Vds为负。电平阈值VTHl (绝对值较小)设定了续流过零状态阈值，电平阈值VTH2 (绝对值较大)设定了续流状态阈值。比较器Compl的同相输入端接地，Compl的反相输入端连接到电平阈值VTHl的正极，电平阈值VTHl的负极连接到电压箝位电路Q2的源极。比较器Comp2的同相输入端接地，Comp2的同相输入端连接到电平阈值VTH2的正极，电平阈值VTH2的负极连接到电压箝位电路Q2的源极。比较器Compl比较从电压箝位电路Q2接收到的电压Vds与电平阈值·VTH1，并且输出续流过零状态(比较结果)，比较器Comp2比较电压Vds与电平阈值VTH2，并且输出续流状态。换句话说，当Vds>VTHl时，Compl输出续流过零状态，当Vds〈VTH2时，Comp2输出续流状态。比较器Compl的输出端连接到与门U3的一个输入端，比较器Comp2的输出端连接到与门U4的一个输入端。高频时钟连接到与门U3的另一输入端，并且连接到与门U4的另一输入端。高频时钟产生的高频脉冲通过与门U3将比较器Compl输出的比较结果(或续流过零状态)离散化，从而输出一系列的高频脉冲序列，同样，高频时钟产生的高频脉冲通过与门U4将比较器Comp2输出的比较结果(或续流状态)离散化，从而输出一系列的高频脉冲序列。高频时钟需要的频率需要足够高(例如，33MHz)，以获得需要的检测精度。微处理器单元MCU设置并提供第一前沿消隐时间阈值、第二前沿消隐时间阈值、最小开通时间阈值和最小关断时间阈值。控制模块420可以根据检测模块410输出的离散化信号(例如，高频脉冲序列)以及MCU提供第一前沿消隐时间阈值、第二前沿消隐时间阈值、最小开通时间阈值和最小关断时间阈值控制DPWM同步信号SYN输出到驱动器U6，从而控制同步整流开关管Ql开通和关断。具体而言，关断单元Ul的关断逻辑用于关断与门U7输出DPWM同步信号SYN，即使与门U7不能输出DPWM同步信号SYN。开通单元U2的开通逻辑用于使与门U7输出DPWM同步信号SYN。DPWM同步信号SYN为低电平时，与门U7输出低电平。与门U7的输出端连接到驱动器U6的输入端，与门U7输出高电平时，驱动器U6输出开通同步整流开关管的驱动信号。当与门U7输出低电平时，驱动器U6输出关断同步整流开关管的驱动信号。换句话说，本发明的实施例可以对采集的实时信号(例如，同步整流开关管Ql的漏极与源极之间的电压)进行离散化处理，以便控制模块可以对离散化后的信号进行数字处理，并且控制同步整流开关管Ql工作在同步整流状态。关断单元Ul的关断逻辑和开通单元U2的开通逻辑可以通过编程的形式来实现，例如，采用现场可编程门阵列(Field Programmable Gate Array, FPGA)以编程的形式来实现。根据本发明的实施例并不限于此，例如，还可以采用复杂可编程逻辑器件(ComplexProgrammable Logic Device, CPLD)等以可编程的形式来实现。
可选地，作为另一实施例，与门U3或与门U4可以替换为非门，使用非门的实施例同样可以将Compl或者Comp2的输出结果离散化。应理解，根据本发明的实施例也可以采用隔离式BUCK电路(例如，包括原边绕组和副边绕组的变压器)。在BUCK电路包括原边绕组和副边绕组的情况下，同步整流开关管Ql的漏极可以连接副边绕组，主开关管Q3的源极可以连接到原边绕组。下面结合图5、图6和图7的同步整流控制的时序图描述Ul的关断逻辑和U2的开通逻辑。同步整流开关管在CCM模式和DCM/CrCM模式下开通过程相同，但同步整流开关管在CCM模式下的关断过程不同于在DCM/CrCM模式下的关断过程。图5是根据本发明的另一实施例的CCM模式下同步整流控制的时序图。下面参见图5描述关断单元Ul的关断逻辑和开通单元U2的开通逻辑。在CCM模式下，由关断单元Ul实现的关断逻辑如下·关断单元Ul可以是用于使与门U7对DPWM同步信号SYN进行关断的逻辑处理器，换句话说，当关断单元Ul输出低电平时，与门U7为低电平，不再输出DPWM同步信号SYN。关断单元U2可在其输入端Xl接收DPWM引擎输出的DPWM同步信号SYN。关断单元Ul可以在其输入端X2接收与门U3输出的第一高频脉冲序列，并且可以利用过零状态计数器对第一高频脉冲序列的脉冲数目进行计数(即对Ql的续流过零状态进行计数)得到第一计数值。关断单元Ul还可以在其输入端X3接收微处理器MCU提供的第一前沿消隐阈值和最小关断时间阈值。关断单元Ul可以在其输入端X4接收开通单元U2在开通单元U2的输出端Y2输出的控制信号(该控制信号是U2发出的最小开通时间状态信号)。参见图5，在t3时刻，在同步整流开关管Ql开通后，通过同步整流开关管Ql的续流电流逐渐减小。在t4时刻，DPWM同步信号SYN变为低电平(这时Vds仍然小于VTHl )，因此，与门U7输出低电平，使得驱动器U6输出低电平，从而将同步整流开关管Ql关断。在这种情况下，由于DPWM同步信号SYN为低电平，因此，无论关断单元Ul的输出端Yl和开通单元U2的输出端Yl的输出结果如何，U6都将输出低电平，从而确保不会出现误开通。在CCM模式下，由开通单元U2实现的开通逻辑如下开通单元U2可以是用于使与门U7输出DPWM同步信号SYN的逻辑处理器。开通单元U2可以在其输出端Xl上接收DPWM引擎输出的DPWM同步信号SYN。开通单元U2可以在其输入端X2接收与门U4输出的第二高频脉冲序列，并且可以利用续流状态计数器对第二高频脉冲序列的脉冲数目进行计数(即对同步整流开关管Ql的续流状态进行计数)得到第二计数值。开通单元U2可以在其输入端X3接收微处理器MCU提供的第二前沿消隐阈值和最小开通时间阈值。开通单元U2还可以在其输入端X4接入关断单元Ul在关断单元Ul的输出端Y2上输出的控制信号。在tl时刻，DPWM引擎输出给驱动器U8的控制信号为低电平，使得U8输出关断主开关管Ql的驱动信号，主开关管Ql被关断。在经过死区时间(DeadTime，DT)之后，在t2时刻，DPWM弓丨擎输出的DPWM同步信号SYN变为高电平。同时，DPWM同步信号SYN将关断单元Ul复位，例如，将关断单元Ul的各个计数器复位，并且使得关断单元Ul在其输出端Yl输出高电平，在其输出端Y2输出低电平。参见图5在主关管Q3关断后，流过同步整流开关管Ql的续流电流增大，Vds减小。当Vds电压〈VTH2时(即在t3时刻)，开通单元Ul中的续流状态计数器开始对第二高频脉冲序列计数得到第二计数值，开通单元U2可以将第二计数值与第二前沿消隐阈值(图中忽略了前沿消隐时间)进行比较，并且在第二计数值达到第二前沿消隐阈值时，在其输出端Yl上输出用于使与门U7输出DPWM同步信号SYN的高电平的控制信号，使得驱动器U6和与门U7输出高电平的驱动信号，从而控制同步整流开关管Ql开通。同时，在第二计数值达到第二前沿消隐阈值时，开通单元U2还在其输出端Y2输出低电平(这段时间为最小开通时间)控制信号给关断单元Ul的输入端X4，使得关断单元Ul在该最小开通时间内不会输出低电平给U7。在开通单元U2的输出端Yl上输出的控制信号在U2所设定的最小开通时间计数结束时自动恢复为高电平。换句话说，在Vds的电压小于VTH2时，与门U4输出的续流状态(即第二脉冲序列)被开通单元U2进行计数得到第二计数值，并且在第二计数值大于第二前沿消隐阈值时，使U6输出高电平的驱动信号，即由DPWM引擎控制Ql的开通，同时开通单元U2向关断单元Ul发送控制信号，使得关断单元Ul在开通单元U2设定的最小开通计数时间内，屏蔽Ul对DPWM同步信号SYN的关断控制，以防止驱动信号产生振荡。图6是根据本发明的另一实施例的DCM/CrCM模式下同步整流控制的时序图。在·DCM/CrCM模式下，同步整流开关管Ql的开通过程与CCM模式下相同，在此不再赘述。与CCM模式不同的是，在DCM/CrCM模式下，当Vds电压>VTH1时，DPWM同步信号SYN还没有变为低电平，这时，关断单元U2可以根据检测到的Vds电压>VTH1的结果关断同步整流开关管Ql0下面主要描述DCM/CrCM模式下同步整流开关管Ql的关断过程。参见图6，在t3时刻，Vds>VTHl，关断单元Ul中的过零状态计数器开始对第一高频脉冲序列计数得到第一计数值，关断单元Ul可以将第一计数值与第一前沿消隐阈值进行比较，并且在第一计数值达到第一前沿消隐阈值(图中忽略了前沿消隐时间)时，在关断单元Ul的输出端Yl上输出用于关断DPWM同步信号SYN的低电平的控制信号，使得U6和U7输出低电平的驱动信号，从而控制同步整流开关管Ql关断。同时，在第一计数值达到第一前沿消隐阈值时，关断单元Ul还在输出端Y2高电平的续流过零状态信号给开通单元U2的输入端X4，使得开通单元U2锁定U6和U7输出的控制信号为低电平，直到下一个同步整流开关周期，当DPWM同步信号SYN为高时复位。当关断单元Ul在输入端X4上接收的开通单元U2在其输出端Y2上输出的控制信号为低电平时(即U2预设的最小开通时间阈值)，关断单元Ul在输出端X4上接收低电平的控制信号时，在输出端Yl上保持高电平，即避免同步整流开关管Ql因为Vds的振荡造成Vds电压>VTH1而产生误关断。图7是根据本发明的另一实施例的DCM/CrCM模式下同步整流控制的时序图。下面参见图7描述判断轻载模式的过程。开通单元U2还可以根据在其输入端X4从关断单元Ul的输出端Y2接收的续流过零状态进行轻载模式判断。在轻载模式下，开通单元U2可以控制与门U7不输出DPWM同步信号SYN，在这种情况下，同步整流开关管Ql无驱动，而是仅仅通过同步整流开关管Ql的体
二级管续流。参见图7，当Vds电压〈VTH2时，开通单元Ul中的续流状态计数器开始对第二高频脉冲序列计数得到第二计数值，并且在第二计数值达到第二前沿消隐阈值时，开通单元U2输出高电平，这时DPWM同步信号SYN为高电平，关断单元Ul输出高电平，因此，U7和U6输出为高电平。同时，在第二计数值达到第二前沿消隐阈值时，开通单元U2开始最小开通时间计数，并且当最小开通时间计数值达到最小开通时间阈值时，开通单元U2可以向关断单元Ul发送最小开通时间控制信号，同时接收并检测关断单元Ul发送的过零状态信号。如果开通单元U2在最小开通时间控制信号的上升沿(即最小开通时间计数值达到最小开通时间阈值时)检测到该过零状态信号为高电平，则确定进入轻载模式。在轻载模式下，开通单元U2在Yl输出端始终输出低电平，使得与门U7输出低电平，使得驱动器U6始终输出低电平的驱动信号，从而关断同步整流开关管Q1，这时，同步整流开关管仅通过体二极管续流。可选地，也可以是向关断单元Ul的输入端X4输出高电平，即锁存Vds>VTHl的状态，使得与门U7输出低电平，使得驱动器U6始终输出低电平的驱动信号。如果在最小开通时间信号的上升沿检测到该过零状态信号为低电平，则开通单元U2进入重载模式。在重载模式下，U2按照图5或图6的实施例的时序图工作。换句话说，开通单元U2还可以根据关断单元Ul的输出端Y2输出状态判断轻载模式。具体来说，当Vds〈VTH2时，开通单元U2会触发其输出端Yl输出高电平的控制信号，并在其输出端Y2输出低电平的控制信号(即最小开通时间状态信号)，开通单元U2在输出端·Y2输出的低电平的控制信号受开通单元U2内部最小开通时间计数器的控制，在计数时间结束时，会使其输出端Y2输出高电平的控制信号，在这个时刻开通单元U2会检测从关断单元Ul在输出端Y2输出的控制信号(当Vds>VTHl时，在关断单元Ul的输出端Y2输出高电平的控制信号，表示流过同步整流开关管Ql的电流已反向过零；在Ul的输出端Y2输出低电平的控制信号时，表示流过同步整流开关管Ql的电流没有过零)，该控制信号输出到开通单元U2的输入端X4，当X4的输入信号为高电平时，判断为轻载模式。在轻载模式下，开通单元U2可以控制与U7不输出DPWM同步信号SYN，则同步整流开关管Ql无驱动，而是仅仅通过同步整流开关管Ql的体二级管续流。如果开通单元U2在下一同步整流周期的最小开通时间状态信号的上升沿检测到其输入端X4接收的续流状态信号为低电平，则开通单元U2从轻载模式恢复，下一个同步周期，U2恢复对DPWM的控制信号输出。图8是根据本发明的另一实施例的同步整流控制方法的示意性流程图。810，将同步整流开关管的漏极和源极之间的电压与至少一个电平阈值进行比较得到至少一个比较结果。820，分别根据上述至少一个比较结果生成与上述至少一个电平阈值相对应的至少一个脉冲序列。830，分别对上述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在上述至少一个计数值达到至少一个前沿消隐阈值时，生成驱动控制信号。840，根据该驱动控制信号驱动该同步整流开关管。在810中，可以比较该电压与关断电平阈值，并且在该电压大于关断电平阈值时输出第一比较结果；比较该电压与开通电平阈值，并且在该电压小于开通电平阈值时输出第二比较结果。在820中，利用第一与门接收第一比较结果和预设频率的时钟输出的时钟序列，并且输出第一脉冲序列，关断电平阈值为负值；利用第二与门接收第二比较结果和该预设频率的时钟输出的时钟序列，并且输出第二脉冲序列，其中开通电平阈值为负值，开通电平阈值小于关断电平阈值，关断电平阈值是用于关断同步整流开关管的电平阈值，并且开通电平阈值是用于开通同步整流开关管的电平阈值。
在830，可以对第一脉冲序列的脉冲数目进行计数得到第一计数值，并且在第一计数值大于第一前沿消隐阈值的情况下，输出低电平的第一控制信号；可以对第二脉冲序列的脉冲数目进行计数得到第二计数值，并且在第二计数值大于第二前沿消隐阈值的情况下，输出高电平的第二控制信号；并且利用第四与门接收第一控制信号和第二控制信号，并且根据第一控制信号和第二控制信号输出该驱动控制信号控制驱动器开通或关断同步整流开关管，其中，驱动控制信号为高电平时控制驱动器开通同步整流开关管，驱动控制信号为低电平时控制驱动器关断同步整流开关管。可选地，作为另一实施例，图8的方法还包括产生DPWM同步信号，其中在830中，可以利用第四与门接收第一控制信号、第二控制信号和该DPWM同步信号，在第一控制信号为低电平时关断该DPWM同步信号，在第二控制信号和第二控制信号均为高电平时，输出该DPWM同步信号作为驱动控制信号。在840中，在该DPWM同步信号为低电平时，控制该驱动器关断该同步整流开关管，并且在该DPWM同步信号为高电平时，控制该驱动器开通该同步整流开关管。可选地，作为另一实施例，图8的方法还包括在每个同步整流周期利用该DPWM同·步信号对执行上述同步整流控制方法的电路进行复位。可选地，作为另一实施例，图8的方法还包括比较该电压与复位电平阈值输出第三比较结果；利用第三与门接收第三比较结果和该预设频率的时钟输出的时钟序列，并且输出第三脉冲序列；对第三脉冲序列的脉冲数目进行计数得第三计数值，并且在每个同步整流周期在第三计数值达到第三前沿消隐阈值的情况下进行复位。可选地，作为另一实施例，图8的方法还包括在第一计数值大于第一前沿消隐阈值的情况下，触发计数得到最小关断时间计数值；在最小开通时间计数值小于最小开通时间阈值时向第四与门输出低电平的第一控制信号，以便第四与门控制该驱动器关断该同步整流开关管。可选地，作为另一实施例，图8的方法还包括在第二计数值大于第二前沿消隐阈值的情况下，触发计数得到最小开通时间计数值；在最小开通时间计数值小于最小开通时间阈值时向第四与门输出高电平的第一控制信号。可选地，作为另一实施例，图8的方法还包括在第一计数值大于第一前沿消隐阈值的情况下，生成过零状态信号；在最小开通时间计数达到该最小开通时间阈值时，检测该过零状态信号；如果该过零状态信号为高电平，则确定负载为轻载，并且向第四与门输出低电平的第二控制信号。根据本发明的实施例通过微处理器向控制模块提供可设置或调节的数字参数来实现灵活的同步整流控制。根据本发明的实施例可以通过逻辑控制算法完成自适应死区补偿。另外，由于同步整流开关的同步信息是已知的，使得同步关断时间的控制可以更优化。换句话说，根据本发明的实施例可以基于数字方式灵活配置偏置电压VTH1/VTH2、前沿消隐时间、最小开通时间和最小关断时间以及根据续流过零状态(Vds大于Vthl)进行轻载模式判断，来实现死区的自适应优化。由于根据本发明的实施例的参数可以配置，使得死区调节更灵活。另外，不同的同步开关管的导通电阻存在差异，因此，检测信号的大小就有差异，而通过调节这些参数可以获得最佳续流过零点的检测。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显·示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM, RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
权利要求
1.一种同步整流控制电路，其特征在于，包括 检测模块，用于检测同步整流开关管的漏极和源极之间的电压，并且将所述电压与至少一个电平阈值进行比较得到至少一个比较结果，并且分别根据所述至少一个比较结果生成与所述至少一个电平阈值相对应的至少一个脉冲序列； 微处理器，用于设置并提供与所述至少一个脉冲序列相对应的至少一个前沿消隐阈值； 控制模块，用于接收所述检测模块生成的所述至少一个脉冲序列和所述微处理器提供的所述至少一个前沿消隐阈值，分别对所述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在所述至少一个计数值达到所述至少一个前沿消隐阈值时，生成驱动控制信号； 驱动器，用于接收所述控制模块输出的所述驱动控制信号，并且根据所述驱动控制信号驱动所述同步整流开关管。
2.根据权利要求I所述的同步整流控制电路，其特征在于， 所述检测模块包括第一比较器、第二比较器、第一与门、第二与门和预设频率的时钟，所述至少一个电平阈值包括关断电平阈值和开通电平阈值， 其中所述第一比较器比较所述电压与所述关断电平阈值，并且在所述电压大于所述关断电平阈值时输出第一比较结果，所述第一与门接收所述第一比较器输出的所述第一比较结果和所述预设频率的时钟输出的时钟序列，并且输出第一脉冲序列； 所述第二比较器比较所述电压与所述开通电平阈值，并且在所述电压小于所述开通电平阈值时输出第二比较结果，所述第二与门接收所述第二比较器输出的所述第二比较结果和所述预设频率的时钟输出的时钟序列，并且输出第二脉冲序列，其中所述开通电平阈值和所述关断电平阈值为负值，所述开通电平阈值小于所述关断电平阈值，所述关断电平阈值是用于关断所述同步整流开关管的电平阈值，并且所述开通电平阈值是用于开通所述同步整流开关管的电平阈值。
3.根据权利要求2所述的同步整流控制电路，其特征在于，所述微处理器设置并提供与所述第一脉冲序列和所述第二脉冲序列相对应的第一前沿消隐阈值和第二前沿消隐阈值， 其中所述控制模块包括 关断单元，用于接收所述微处理器提供的所述第一前沿消隐阈值和所述检测模块提供的第一脉冲序列，对所述第一脉冲序列的脉冲数目进行计数得到第一计数值，并且在所述第一计数值大于所述第一前沿消隐阈值的情况下，输出低电平的第一控制信号； 开通单元，用于接收所述微处理器提供的所述第二前沿消隐阈值和所述检测模块提供的第二脉冲序列，对所述第二脉冲序列的脉冲数目进行计数得到第二计数值，并且在所述第二计数值大于所述第二前沿消隐阈值的情况下，输出高电平的第二控制信号； 第四与门，用于接收所述关断单元的输出的所述第一控制信号和所述开通单元的输出的所述第二控制信号，并且根据所述第一控制信号和所述第二控制信号输出所述驱动控制信号控制所述驱动器开通或关断所述同步整流开关管，其中，所述驱动控制信号为高电平时控制所述驱动器开通所述同步整流开关管，所述驱动控制信号为低电平时控制所述驱动器关断所述同步整流开关管。
4.根据权利要求3所述的同步整流控制电路，其特征在于，还包括 数字脉宽调制引擎，用于产生数字脉宽调制同步信号， 其中所述第四与门还接收所述数字脉宽调制引擎输出的所述数字脉宽调制同步信号，其中所述第四与门在所述第一控制信号为低电平时关断所述数字脉宽调制同步信号，在所述第二控制信号和所述第二控制信号均为高电平时，输出所述数字脉宽调制同步信号，并且在所述数字脉宽调制同步信号为低电平时，控制所述驱动器关断所述同步整流开关管，在所述数字脉宽调制同步信号为高电平时，控制所述驱动器开通所述同步整流开关管。
5.根据权利要求4所述的同步整流控制电路，其特征在于，所述开通单元和所述关断单元还从所述数字脉宽调制引擎接收所述数字脉宽调制同步信号，并且在每个同步整流周期利用所述数字脉宽调制同步信号各自进行复位。
6.根据权利要求3所述的同步整流控制电路，其特征在于，所述微处理器还提供设置并第三前沿消隐阈值，所述至少一个电平阈值还包括复位电平阈值， 所述检测模块还包括 第三比较器和第三与门，其中所述第三比较器比较所述电压与所述复位电平阈值输出第三比较结果，所述第三与门接收所述第三比较器输出的所述第三比较结果和所述预设频率的时钟输出的时钟序列，并且输出第三脉冲序列， 其中所述关断单元和所述开通单元还从所述第三与门接收所述第三脉冲序列，对所述第三脉冲序列的脉冲数目进行计数得第三计数值，并且在每个同步整流周期在所述第三计数值达到所述第三前沿消隐阈值的情况下各自进行复位。
7.根据权利要求3至6所述的同步整流控制电路，其特征在于，所述微处理器还为所述关断单元设置并提供最小关断时间阈值，所述关断单元还在所述第一计数值大于所述第一前沿消隐阈值的情况下，触发计数得到最小关断时间计数值，并且还在所述最小关断时间计数值小于所述最小关断时间阈值时向所述第四与门输出低电平的所述第一控制信号，以便所述第四与门控制所述驱动器关断所述同步整流开关管。
8.根据权利要求3至6所述的同步整流控制电路，其特征在于，所述微处理器还为所述开通单元设置并提供最小开通时间阈值，所述开通单元还在所述第二计数值大于所述第二前沿消隐阈值的情况下，触发计数得到最小开通时间计数值，并且还在所述最小开通时间计数值小于所述最小开通时间阈值时向所述关断单元发送第三控制信号，用以使所述关断单元向所述第四与门输出高电平的第一控制信号。
9.根据权利要求8所述的同步整流控制电路，其特征在于，所述关断单元在所述第一计数值大于所述第一前沿消隐阈值时，向所述开通单元输出过零状态信号；所述开通单元在最小开通时间计数达到所述最小开通时间阈值时，检测所述过零状态信号，如果所述过零状态信号为高电平，则确定所述同步整流开关管所在的同步整流电路的负载为轻载，并且向所述第四与门输出低电平的所述第二控制信号。
10.根据权利要求I至6中的任一项所述的同步整流控制电路，其特征在于，还包括电压箝位电路，连接在所述检测模块与所述同步整流开关管的漏极或源极之间，用于对所述电压进行箝位控制。
11.一种变换器，其特征在于，包括 变压器；谐振电路； 同步整流电路，包括同步整流开关管；以及 同步整流控制电路，包括用于检测所述同步整流开关管的漏极和源极之间的电压，将所述电压与至少一个电平阈值进行比较得到至少一个比较结果，并且分别根据所述至少一个比较结果生成与所述至少一个电平阈值相对应的至少一个脉冲序列；设置并提供与所述至少一个脉冲序列相对应的至少一个前沿消隐阈值；分别对所述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在所述至少一个计数值达到所述至少一个前沿消隐阈值时，生成驱动控制信号；根据所述驱动控制信号驱动所述同步整流开关管。
12.—种同步整流控制方法，其特征在于，包括 将同步整流开关管的漏极和源极之间的电压与至少一个电平阈值进行比较得到至少一个比较结果； 分别根据所述至少一个比较结果生成与所述至少一个电平阈值相对应的至少一个脉冲序列； 分别对所述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在所述至少一个计数值达到至少一个前沿消隐阈值时，生成驱动控制信号； 根据所述驱动控制信号驱动所述同步整流开关管。
13.根据权利要求12所述的同步整流控制方法，其特征在于，所述将所述电压与至少一个电平阈值进行比较得到至少一个比较结果，包括 比较所述电压与关断电平阈值，并且在所述电压大于所述关断电平阈值时输出第一比较结果；比较所述电压与开通电平阈值，并且在所述电压小于所述开通电平阈值时输出第二比较结果； 其中所述分别根据所述至少一个比较结果生成与所述至少一个电平阈值相对应的至少一个脉冲序列包括 利用第一与门接收所述第一比较结果和预设频率的时钟输出的时钟序列，并且输出第一脉冲序列，并且利用第二与门接收所述第二比较结果和所述预设频率的时钟输出的时钟序列，并且输出第二脉冲序列； 其中所述开通电平阈值和所述关断电平阈值为负值，所述开通电平阈值小于所述关断电平阈值，所述关断电平阈值是用于关断所述同步整流开关管的电平阈值，并且所述开通电平阈值是用于开通所述同步整流开关管的电平阈值。
14.根据权利要求13所述的同步整流控制方法，其特征在于，所述分别对所述至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，并且在所述至少一个计数值达到至少一个前沿消隐阈值时，生成驱动控制信号，包括 对所述第一脉冲序列的脉冲数目进行计数得到第一计数值，并且在所述第一计数值大于所述第一前沿消隐阈值的情况下，输出低电平的第一控制信号； 对所述第二脉冲序列的脉冲数目进行计数得到第二计数值，并且在所述第二计数值大于所述第二前沿消隐阈值的情况下，输出高电平的第二控制信号； 利用第四与门接收所述第一控制信号和所述第二控制信号，并且根据所述第一控制信号和所述第二控制信号输出所述驱动控制信号控制驱动器开通或关断所述同步整流开关管，其中，所述驱动控制信号为高电平时控制所述驱动器开通所述同步整流开关管，所述驱动控制信号为低电平时控制所述驱动器关断所述同步整流开关管。
15.根据权利要求14所述的同步整流控制方法，其特征在于，还包括 产生数字脉宽调制同步信号； 其中所述利用第四与门接收所述第一控制信号和所述第二控制信号，并且根据所述第一控制信号和所述第二控制信号输出所述驱动控制信号，包括 利用所述第四与门接收所述第一控制信号、所述第二控制信号和所述数字脉宽调制同步信号； 在所述第一控制信号为低电平时关断所述数字脉宽调制同步信号； 在所述第二控制信号和所述第二控制信号均为高电平时，输出所述数字脉宽调制同步信号作为所述驱动控制信号； 其中所述根据所述驱动控制信号驱动所述同步整流开关管，包括 在所述数字脉宽调制同步信号为低电平时，控制所述驱动器关断所述同步整流开关管； 在所述数字脉宽调制同步信号为高电平时，控制所述驱动器开通所述同步整流开关管。
16.根据权利要求15所述的同步整流控制方法，其特征在于，还包括 在每个同步整流周期利用所述数字脉宽调制同步信号对执行所述同步整流控制方法的电路进行复位。
17.根据权利要求14所述的同步整流控制方法，其特征在于，还包括 比较所述电压与复位电平阈值输出第三比较结果； 利用所述第三与门接收所述第三比较结果和所述预设频率的时钟输出的时钟序列，并且输出第三脉冲序列， 对所述第三脉冲序列的脉冲数目进行计数得第三计数值，并且在每个同步整流周期在所述第三计数值达到所述第三前沿消隐阈值的情况下进行复位。
18.根据权利要求14至17所述的同步整流控制方法，其特征在于，还包括 在所述第一计数值大于所述第一前沿消隐阈值的情况下，触发计数得到最小关断时间计数值； 在所述最小开通时间计数值小于所述最小开通时间阈值时向所述第四与门输出低电平的所述第一控制信号，以便所述第四与门控制所述驱动器关断所述同步整流开关管。
19.根据权利要求14至18所述的同步整流控制方法，其特征在于，还包括 在所述第二计数值大于所述第二前沿消隐阈值的情况下，触发计数得到最小开通时间计数值； 在所述最小开通时间计数值小于所述最小开通时间阈值时向所述第四与门输出高电平的第一控制信号。
20.根据权利要求19所述的同步整流控制方法，其特征在于，还包括 在所述第一计数值大于所述第一前沿消隐阈值的情况下，生成过零状态信号； 在最小开通时间计数达到所述最小开通时间阈值时，检测所述过零状态信号； 如果所述过零状态信号为高电平，则确定所述同步整流开关管所在的同步整流电路的负载为轻载，并且向所述第四与门输出低电平的所述第二控制信号。
全文摘要
本发明提供了一种同步整流控制电路、变换器和同步整流控制方法，该同步整流控制电路包括检测模块，检测同步整流开关管的漏极和源极之间的电压，将该电压与至少一个电平阈值进行比较得到至少一个比较结果，分别根据至少一个比较结果生成与至少一个电平阈值相对应的至少一个脉冲序列；微处理器，提供与至少一个脉冲序列相对应的至少一个前沿消隐阈值；控制模块，接收至少一个脉冲序列和至少一个前沿消隐阈值，分别对至少一个脉冲序列的脉冲数目进行计数得到至少一个计数值，在至少一个计数值达到至少一个前沿消隐阈值时，生成驱动控制信号；驱动器，接收该驱动控制信号，并且根据该驱动控制信号驱动该同步整流开关管。本发明能够灵活地调整死区时间。
文档编号H02M7/12GK102790542SQ20121026534
公开日2012年11月21日 申请日期2012年7月30日 优先权日2012年7月30日
发明者侯召振, 刘志华, 樊晓东 申请人:华为技术有限公司