过压保护电路的制作方法
【专利摘要】本发明公开了一种过压保护电路。该电路包括参考电压输入端和电压输出端，还包括差分放大器、第一NMOS晶体管、第二NMOS晶体管、反相器、电感和电容；所述电压输出端连接至差分放大器的负极输入端，并通过电感连接至第一NMOS晶体管的源极和第二NMOS晶体管的漏极；第一NMOS晶体管的漏极连接至电压源，栅极连接至反相器的输出端；第二NMOS晶体管的源极接地，并通过电容连接至电压输出端；差分放大器的正极输入端连接至参考电压输入端，输出端连接至反相器的输入端和第二NMOS晶体管的栅极。本发明的有益效果是：电路结构简单，所需器件和节点较少，减小成本和功耗，减少坏点风险。
【专利说明】过压保护电路
【技术领域】
[0001 ] 本发明涉及一种过压保护电路。
【背景技术】
[0002]便携式电子产品所需要的电压一般比较低，一般情况下为1.5V、2.5V、3.3V或5V电压。在电路中，由于电路信号受到干扰、短路或供电电压不稳定等因素，可能会造成电压突然升高的情况，过高的电压会影响电路的性能，还有烧坏电路的风险。
[0003]过压保护电路是解决过压的问题的必要电路，现有技术的电路的结构比较复杂，所需器件和节点较多，器件多造成成本和功耗较高，节点较多造成坏点的风险大。
【发明内容】
[0004]本发明的发明目的在于:针对上述存在的问题，提供一种结构简单、节点少的过压保护电路。
[0005]本发明采用的技术方案是这样的:一种过压保护电路，包括参考电压输入端和电压输出端，该电路还包括差分放大器、第一 NM0S晶体管、第二 NM0S晶体管、反相器、电感和电容；所述电压输出端连接至差分放大器的负极输入端，并通过电感连接至第一 NM0S晶体管的源极和第二NM0S晶体管的漏极；第一NM0S晶体管的漏极连接至电压源，栅极连接至反相器的输出端；第二 NM0S晶体管的源极接地，并通过电容连接至电压输出端；差分放大器的正极输入端连接至参考电压输入端，输出端连接至反相器的输入端和第二 NM0S晶体管的栅极。
[0006]综上所述，由于采用了上述技术方案，本发明的有益效果是:电路结构简单，所需器件和节点较少，减小成本和功耗，以及减少坏点风险。
【专利附图】
【附图说明】
[0007]图1是本发明过压保护电路的电路原理图。
【具体实施方式】
[0008]下面结合附图，对本发明作详细的说明。
[0009]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0010]如图1所示，是本发明过压保护电路的电路原理图。
[0011]下面结合附图1对本发明电路做详细的说明:一种过压保护电路，包括参考电压输入端Vref和电压输出端Vout，该电路还包括差分放大器IC1、第一 NM0S晶体管Q1、第二NM0S晶体管Q2、反相器F、电感L和电容C。所述电压输出端Vout连接至差分放大器IC1的负极输入端，并通过电感L连接至第一 NM0S晶体管Q1的源极和第二 NM0S晶体管Q2的漏极；第一 NMOS晶体管Q1的漏极连接至电压源VDD，栅极连接至反相器F的输出端；第二NM0S晶体管Q2的源极接地GND，并通过电容C连接至电压输出端Vout ;差分放大器IC1的正极输入端连接至参考电压输入端Vref，输出端连接至反相器F的输入端和第二NM0S晶体管Q2的栅极。
[0012]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种过压保护电路，包括参考电压输入端(Vref)和电压输出端(Vout)，其特征在于，还包括差分放大器(IC1)、第一 NM0S晶体管(Q1)、第二 NM0S晶体管(Q2)、反相器(F)、电感(L)和电容(C)；所述电压输出端(Vout)连接至差分放大器(IC1)的负极输入端，并通过电感(L)连接至第一 NM0S晶体管(Q1)的源极和第二 NM0S晶体管(Q2)的漏极；第一 NM0S晶体管(Q1)的漏极连接至电压源(VDD)，栅极连接至反相器(F)的输出端；第二 NM0S晶体管(Q2)的源极接地(GND)，并通过电容(C)连接至电压输出端(Vout);差分放大器(IC1)的正极输入端连接至参考电压输入端(Vref )，输出端连接至反相器(F)的输入端和第二 NM0S晶体管(Q2)的栅极。
【文档编号】H02H9/04GK103715676SQ201210370656
【公开日】2014年4月9日 申请日期:2012年9月29日 优先权日:2012年9月29日
【发明者】王晓娟, 王纪云, 周晓东 申请人:郑州单点科技软件有限公司