专利名称：一种基于cpld的有源pfc控制电路的制作方法
技术领域：
本实用新型涉及功率因素校正电路，具体涉及一种基于CPLD的有源PFC控制电路。
背景技术：
电子技术、电力电子技术的迅猛发展，大量电力电子设备的投入使用，给电网带来日益严重的谐波和无功功率危害。在不间断电源(UPS)中一般采用功率因数校正(PFC)技术来解决谐波污染的问题，如图I所示的BOOST型PFC电路拓扑结构，主要由电感LUIGBT管、二极管D1、电容Cl、电阻Zl和整流桥组成。传统的有源PFC电路都是采用集成模拟控制芯片来实现的，如UC3854、L4981A/B 等，但是模拟控制芯片本身存在一些缺陷，如元器件容易老化及热漂移；控制方法不灵活，功率难以做大等。随着数字控制技术的不断发展，采用DSP来实现中大功率PFC控制的方法，已经广泛地应用于电力电子技术领域。这种数字化控制方法不仅弥补了模拟电路的缺陷，而且它还具有一些模拟电路无法比拟的优点，如可以采用软件的办法取代某些硬件电路，如滤波电路、PI调节器电路等，这就大大简化了硬件电路，简化了电路的复杂性并降低了电路的成本，而且可以实现更加先进的PFC控制方法，系统维护升级方便等。采用DSP的全数字化PFC控制一般采用双环控制，如图2所示，外环是电压环，PFC的反馈电压Udc与参考电压Uref相减得到电压误差值，经过PI环节后与标准正弦波信号相乘得到内环电流环的参考电流，参考电流与电感电流IL相减得到电流误差值，误差值经过PI环节后为控制器的输出。但是纯粹的通过DSP软件控制也存在一些缺点，如采样频率和开关频率之间的矛盾、始终滞后一个开关节拍的控制延时、复杂的数学建模和算法设计、对DSP的运算速度有较高要求、PI参数整定难、对电路参数敏感等的问题。
实用新型内容本实用新型所要解决的技术问题，就是提供一种基于CPLD的有源PFC控制电路，其对外部CPU的要求很低，同时保证输入电流的谐波失真度很小，控制的鲁棒性好。为解决上述技术问题，本实用新型采取的技术方案如下一种基于CPLD的有源PFC控制电路，其特征在于包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路,所述CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、可产生三角波基准的PWM模块和用于控制所述AD转换电路进行AD转换并存储AD转换结果的AD转换逻辑控制器，所述第一缓冲寄存器依次与周期寄存器、第一数值比较器PWM模块相连，所述第二缓冲寄存器依次与电流基准寄存器、第二数值比较器、AD转换逻辑控制器相连，所述单片机具有相应数据通讯接口分别与第一、第二缓冲寄存器相连，该单片机还具有用于对BOOST型PFC电路拓扑结构的直流总线电压输出进行采样的采样输入端，所述时钟源接入CPLD的时钟信号输入端，所述AD转换电路与所述AD转换逻辑控制器相连；所述电流采样电路与AD转换电路相连；所述PWM模块为时钟源计数器，在每个所述时钟源的上跳沿，PWM模块中的计数值加1，单片机输出控制PWM模块的输出周期的周期信号经第一缓冲寄存器存入周期寄存器，同时将周期寄存器的值与PWM模块中的计数值在第一数值比较器中进行比较，第一数值比较器输出复位控制信号至PWM模块，使PWM模块复位计数或按单片机的周期信号输出高电平或低电平；所述电流采样电路获得电感电流后经AD转换电路转换，进入AD逻辑控制电路中存储，所述单片机根据采样输入端的采样信号计算得出电感电流参考值作为电流基准，经第二缓冲寄存器存入电流基准寄存器，同时第二数值比较器读取AD转换逻辑控制器的AD转换结果与电流基准寄存器的电感电流参考值进行比较，第二数值比较器输出低电平控制信号至PWM模块，第一、第二数值比较器结合控制PWM模块输出的PWM脉冲宽度，再由该PWM 脉冲控制BOOST型PFC电路拓扑结构的IGBT通断，使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值变化。本实用新型所述基于CPLD的有源PFC控制电路还包括16位并行数据总线，所述第一缓冲寄存器、第二缓冲寄存器经16位并行数据总线与单片机相连。本实用新型相比于现有技术的有益效果本实用新型不需要进行复杂的数学建模和算法设计；电流内环不在使用PI控制器，而是由CPLD根据给定的电流基准值自适应地调整PWM模块的输出脉冲宽度，不再有电流内环的参数整定问题，这也导致了本新型对电路参数的变动不再敏感，鲁棒性好。
图I为现有BOOST型PFC电路拓扑结构；图2为现有采用DSP进行PFC控制的原理图；图3为本实用新型的电路连接示意图；图4为本实用新型PWM模块计数的三角波波形图；图5为本实用新型PWM模块输出的脉冲波形图；图6为本实用新型实际电感电流(折线部分)跟随电流基准(正弦弧线部分)变化的波形图。
具体实施方式
如图3所示的一种基于CPLD的有源PFC控制电路，它包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路，CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、可产生三角波基准的PWM模块和用于控制AD转换电路进行AD转换并存储AD转换结果的AD转换逻辑控制器，第一缓冲寄存器依次与周期寄存器、第一数值比较器PWM模块相连，第二缓冲寄存器依次与电流基准寄存器、第二数值比较器、AD转换逻辑控制器相连，单片机具有相应数据通讯接口分别与第一、第二缓冲寄存器相连，该单片机还具有用于对BOOST型PFC电路拓扑结构的直流总线电压输出进行采样的采样输入端，时钟源接入CPLD的时钟信号输入端，AD转换电路与AD转换逻辑控制器相连；电流采样电路与AD转换电路相连。CPLD的芯片采用的型号为EPM240T100C5，单片机的芯片采用的型号为MC9S08AW, AD转换电路采用AD9200为AD转换芯片。其中，时钟源输出频率为20MHz的方波；AD转换逻辑控制器是内部的一个逻辑发生模块，用于控制AD转换电路进行AD转换和转换结果的读取。AD转换电路可以选用具有多级流水线结构的AD芯片，这样就可以在每一个时钟源基准的下跳沿读取一次AD转换的数值。AD转换电路的的输入为BOOST型PFC电路拓扑结构的电感电流。如图3所示，AD转换逻辑控制器用AD elk脚来控制AD转换电路的转换；用AD Data并行总线(10位)来读取AD转换结果。PWM模块为时钟源计数器，计数器从O开始计数，在每个时钟源的上跳沿，PWM模块中的计数值加1，单片机输出控制PWM模块的输出周期的周期信号经第一缓冲寄存器存·入周期寄存器，同时将周期寄存器的值与PWM模块中的计数值在第一数值比较器中进行比较，当两者相等时，第一数值比较器产生一个复位信号CLR，该信号使PWM模块复位计数，重新开始计数，同时使PWM模块输出高电平，两者不相等时，PWM模块输出低电平。在复位信号CLR有效期间，将各个对应缓冲寄存器的值传送给对应的寄存器，实现各个寄存器的数值更新。如图3所示，PWM模块有两个输出信号端一个是P丽output脚，与BOOST型PFC电路拓扑结构中IGBT管的集电极相连，用于驱动IGBT管；一个是PWM clr脚，是内部PWM模块计数的复位信号。电流采样电路获得BOOST型PFC电路拓扑结构中的电感电流后经AD转换电路转换，进入AD逻辑控制电路中存储。单片机根据采样输入端的采样信号计算得出电感电流参考值作为电流基准，具体是单片机对BOOST型PFC电路拓扑结构的输出进行定时采样，与给定值进行相减，误差信号进行PI计算后再乘以一个正弦信号就得到电感电流参考值，因单片机按照正弦规律的变化来定时更改电流基准寄存器的值，那么PWM模块就会控制电感的电流跟随电流基准寄存器值的变化。该电感电流参考值经第二缓冲寄存器存入电流基准寄存器，同时，在每个时钟源的下跳沿，第二数值比较器读取AD转换逻辑控制器的AD转换结果与电流基准寄存器的电感电流参考值进行比较，如果AD转换结果(即实际电感电流)大于或等于电流基准寄存器的值，那么第二数值比较器输出一个低电平控制信号GT，PWM模块接收到有效的低电平控制信号GT后，PWM模块输出低电平并保持到PWM模块计数复位，在PWM模块计数复位后，PWM模块才重新开始输出高电平。当AD转换结果小于电流基准寄存器的值时，则第二数值比较器不输出控制信号。PWM模块的计数值的三角波形如图4所示，PWM模块输出的脉冲波形如图5所示，通过第一、第二数值比较器对PWM模块的控制，从而控制PWM模块输出的PWM脉冲宽度，再通过该PWM脉冲控制BOOST型PFC电路拓扑结构的IGBT通断，使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值(电流基准)变化，使电感电流波形更接近电感基准的波形(如图6所示)，使功率因素更接近I。如图3所示，第一缓冲寄存器、第二缓冲寄存器共用一组16位并行数据总线(DataBus)与单片机相连。通过数据端口 CSl和数据端口 CS2来决定第一或第二缓冲寄存器占用当前的数据总线。[0027]上述实施例仅为本实用新型的较佳实施例，并非用来限定本实用新型的实施范围；即凡依本实用新型内容所作的变化与变型，都为本实用新型权利要求所要求保护的范 围所涵盖。
权利要求1.一种基于CPLD的有源PFC控制电路，其特征在于包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路，所述CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、可产生三角波基准的PWM模块和用于控制所述AD转换电路进行AD转换并存储AD转换结果的AD转换逻辑控制器，所述第一缓冲寄存器依次与周期寄存器、第一数值比较器PWM模块相连，所述第二缓冲寄存器依次与电流基准寄存器、第二数值比较器、AD转换逻辑控制器相连，所述单片机具有相应数据通讯接口分别与第一、第二缓冲寄存器相连，该单片机还具有用于对BOOST型PFC电路拓扑结构的直流总线电压输出进行采样的采样输入端，所述时钟源接入CPLD的时钟信号输入端，所述AD转换电路与所述AD转换逻辑控制器相连；所述电流采样电路与AD转换电路相连； 所述PWM模块为时钟源计数器，在每个所述时钟源的上跳沿，PWM模块中的计数值加I，单片机输出控制PWM模块的输出周期的周期信号经第一缓冲寄存器存入周期寄存器，同时将周期寄存器的值与PWM模块中的计数值在第一数值比较器中进行比较，第一数值比较器输出复位控制信号至PWM模块，使PWM模块复位计数或按单片机的周期信号输出高电平或低电平； 所述电流采样电路获得电感电流后经AD转换电路转换，进入AD逻辑控制电路中存储，所述单片机根据采样输入端的采样信号计算得出电感电流参考值作为电流基准，经第二缓冲寄存器存入电流基准寄存器，同时第二数值比较器读取AD转换逻辑控制器的AD转换结果与电流基准寄存器的电感电流参考值进行比较，第二数值比较器输出低电平控制信号至PWM模块，第一、第二数值比较器结合控制PWM模块输出的PWM脉冲宽度，再由该PWM脉冲控制BOOST型PFC电路拓扑结构的IGBT通断，使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值变化。
2.根据权利要求基于CPLD的有源PFC控制电路，其特征在于所述基于CPLD的有源PFC控制电路还包括16位并行数据总线，所述第一缓冲寄存器、第二缓冲寄存器经16位并行数据总线与单片机相连。
专利摘要本实用新型公开了一种基于CPLD的有源PFC控制电路，包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路，所述CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、PWM模块和AD转换逻辑控制器，所述时钟源接入CPLD的时钟信号输入端，AD转换电路与AD转换逻辑控制器相连；所述电流采样电路与AD转换电路相连；第一、第二数值比较器结合控制PWM模块输出的PWM脉冲宽度，再由该PWM脉冲控制BOOST型PFC电路拓扑结构的IGBT通断，使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值变化。本实用新型对外部CPU的要求很低，同时保证输入电流的谐波失真度很小，控制的鲁棒性好。
文档编号H02M1/42GK202737736SQ201220410369
公开日2013年2月13日 申请日期2012年8月17日 优先权日2012年8月17日
发明者黄敏, 潘世高 申请人:佛山市柏克新能科技股份有限公司